[发明专利]一种低开销嵌入式处理器设计方法

权利要求书

1.一种低开销嵌入式处理器，其特征在于，包括：

取指单元，用于从指令存储器或缓存中取出指令；

译码器，用于在执行周期控制信号的控制下对取得的指令以1～N/n个执行周期进行译码得到相应的控制信号，从寄存器文件中读取相应的操作数，将操作数和控制信号送往对应的执行单元，n为该低开销嵌入式处理器的内部数据位宽；

寄存器文件，用于缓存操作数；

执行单元，用于在控制信号的控制下执行指令的运算；

所述低开销嵌入式处理器支持的指令集的最大长度为N，所述取指单元的取指位宽为N，该低开销嵌入式处理器的内部数据位宽n的取值为N/2；

所述寄存器文件包括用于得到源寄存器号1的第一选择器、用于得到源寄存器号2的第二选择器、用于得到目的寄存器号的第三选择器，所述译码器的控制信号包括用于控制第二控制器的选择信号rs1，用于控制第一控制器的选择信号rs2，用于控制第三选择器的选择信号rd，选择信号rs1用于选择读出源寄存器号rs1的低半字{rs1,0}或者高半字{rs1,1}作为操作数1，选择信号rs2用于选择读出源寄存器号rs2的低半字{rs2,0}或者高半字{rs2,1}作为操作数2，选择信号rd用于选择目的寄存器号rs的低半字{rs,0}或者高半字{rs,1}，所述寄存器文件将源寄存器号rs1和源寄存器号rs2读出的数据作为执行单元的输入，或在写信号的控制下将写数据写入数据存储器或Cache中的目的寄存器号rs。

2.根据权利要求1所述的低开销嵌入式处理器，其特征在于，所述执行周期控制信号为“低位/高位控制信号”，一条指令进入译码器的第一个执行周期“低位/高位控制信号”信号为低电平，在接下来执行这条指令期间的每个执行周期“低位/高位控制信号”都自动反相，且在取得的指令尚未执行完毕时所述译码器阻塞取指单元的取值操作。

3.根据权利要求1所述的低开销嵌入式处理器，其特征在于，所述寄存器文件包括64个N/2位寄存器。

4.根据权利要求1所述的低开销嵌入式处理器，其特征在于，所述执行单元包括算术逻辑单元，所述算术逻辑单元包括移位器、加法器、比较逻辑、逻辑部件和选择器，所述移位器将上一个执行周期输入的N/2位移位操作数、本执行周期读取的N/2位的操作数1或操作数2组合得到N位数据，移位完成后通过选择结果的高N/2位或低N/2位作为移位器的结果；所述加法器的位宽为N/2位，所述加法器用于将上一个执行周期输入的N/2位移位操作数、本执行周期读取的N/2位的操作数1或操作数2、进位信号求和，且在求和结果产生进位时生成进位信号以在下一次求和运算时使用；所述比较逻辑用于根据加法器的结果产生比较信号输出；所述逻辑部件用于对输入的操作数1、操作数2进行逻辑运算；所述译码器输出的控制信号包括结果选择信号，所述选择器用于在结果选择信号的控制下选择移位器、加法器、比较逻辑、逻辑部件中的一项的输出结果作为最终的算术逻辑运算结果。

5.根据权利要求1所述的低开销嵌入式处理器，其特征在于，所述执行单元包括乘法单元，所述乘法单元用于通过4个执行周期执行4次n位乘法操作，并将其结果移位相加得到N位乘法的结果，其中N为该低开销嵌入式处理器支持的指令集的最大长度，n为该低开销嵌入式处理器的内部数据位宽。

6.根据权利要求1所述的低开销嵌入式处理器，其特征在于，所述执行单元包括除法单元，所述除法单元为N位除法器，源操作数分为高低半字且通过两个执行周期输入除法单元中。

7.一种物联网终端，包括微处理器和存储器，其特征在于，该微处理器为权利要求1～6中任意一项所述的低开销嵌入式处理器。