[发明专利]一种低开销嵌入式处理器设计方法

说明书

本发明公开了一种低开销嵌入式处理器设计方法，设计的低开销嵌入式处理器以N位数据位宽取指，对取得的指令以1～N/n个执行周期进行译码，每一个执行周期采用n位数据位宽将数据传输到执行单元以执行该指令；低开销嵌入式处理器包括取指单元、译码器、寄存器文件以及执行单元，译码器用于在执行周期控制信号的控制下对取得的指令以1～N/n个执行周期进行译码得到相应的控制信号，从寄存器文件中读取相应的操作数，将操作数和控制信号送往对应的执行单元。本发明通过增加指令的执行周期，利用低数据位宽的数据通路来实现高数据位宽的数据通路的低开销嵌入式处理器，减少了处理器的硬件开销，从而能够有效地降低嵌入式处理器的面积和功耗。

技术领域

本发明涉及微处理器设计领域，具体涉及一种低开销嵌入式处理器设计方法。

背景技术

目前，物联网（IoT）技术被广泛的运用于智慧城市、智能家居、工业等领域，是目前发展最快的信息技术。为了减少数据传输量以及降低服务器负载，物联网技术要求边缘设备有一定的处理数据的能力。受限于运用场景，边缘设备的体积和功耗都需要严格的控制，这对嵌入式处理器在面积和功耗方面的设计提出了新的挑战。

目前低成本的嵌入式处理器（如ARM公司的Cortex-M系列处理器）采取简单的原则，以使用传统的顺序流水线为主，尽可能的提高处理器的能效比。目前嵌入式处理器从传统体系结构方向优化面积和功耗已经非常困难，大多数新设计的处理器都是在某些部件的具体实现上进行优化，这些优化带来的收益往往较低。另一种优化方式则是简化指令集架构。由于嵌入式处理器中运行的程序往往比较简单而且固定，这些程序中使用的大部分指令往往是一些简单的算术运算指令或分支指令，因此嵌入式处理器并不需要像目前通用指令集那样复杂的指令集。简化指令集架构的思想就是设计一种用于嵌入式处理器简单但功能完备的指令集，基于这个简单的指令集来实现嵌入式处理器，从而降低嵌入式处理器的面积和功耗开销。

发明内容

本发明要解决的技术问题：针对现有技术的上述问题，提供一种低开销嵌入式处理器设计方法，本发明在此基础上利用低数据位宽的数据通路来实现高数据位宽的数据通路的低开销嵌入式处理器，从而能够有效地降低嵌入式处理器的面积和功耗。

为了解决上述技术问题，本发明采用的技术方案为：

一种低开销嵌入式处理器设计方法，设计的低开销嵌入式处理器以N位数据位宽取指，对取得的指令以1～N/n个执行周期进行译码，每一个执行周期采用n位数据位宽将数据传输到执行单元以执行该指令，其中N为该低开销嵌入式处理器支持的指令集的最大长度，n为该低开销嵌入式处理器的内部数据位宽。

此外，本发明还提供一种低开销嵌入式处理器，包括：

取指单元，用于从指令存储器或缓存中取出指令；

译码器，用于在执行周期控制信号的控制下对取得的指令以1～N/n个执行周期进行译码得到相应的控制信号，从寄存器文件中读取相应的操作数，将操作数和控制信号送往对应的执行单元，n为该低开销嵌入式处理器的内部数据位宽；

寄存器文件，用于缓存操作数；

执行单元，用于在控制信号的控制下执行指令的运算。

可选地，所述低开销嵌入式处理器支持的指令集的最大长度为N，所述取指单元的取指位宽为N，该低开销嵌入式处理器的内部数据位宽n的取值为N/2。

可选地，所述执行周期控制信号为“低位/高位控制信号”，一条指令进入译码器的第一个执行周期“低位/高位控制信号”信号为低电平，在接下来执行这条指令期间的每个执行周期“低位/高位控制信号”都自动反相，且在取得的指令尚未执行完毕时所述译码器阻塞取指单元的取值操作。