[发明专利]半导体装置

说明书

实施方式的半导体装置具备：半导体衬底；第1半导体层，在与半导体衬底的表面交叉的第1方向上与半导体衬底的表面对向；第2半导体层，相比第1半导体层距半导体衬底较远，在第1方向上与第1半导体层对向；第1导电层，相比第2半导体层距半导体衬底较远，连接于第2半导体层；第3半导体层，在与第1方向交叉的第2方向上与第2半导体层并排，连接于第1半导体层；及第2导电层，在第2方向上与第1导电层并排，连接于第3半导体层。第1半导体层、第2半导体层及第3半导体层是将与第1方向及第2方向交叉的第3方向作为长度方向。

相关申请案的引用

本申请案是基于2020年03月24日提出申请的在先日本专利申请案第2020-053410号的优先权而主张优先权利益，通过引用将其全部内容并入本文中。

技术领域

本实施方式涉及一种半导体装置。

背景技术

已知一种半导体装置，具备半导体衬底、设置在半导体衬底上方的第1半导体层、及设置在第1半导体层上方的第2半导体层，且将这些构成用作电容器。

发明内容

一实施方式提供一种高速动作的半导体装置。

一实施方式的半导体装置具备：半导体衬底；第1半导体层，在与半导体衬底的表面交叉的第1方向上与半导体衬底的表面对向；第2半导体层，相比第1半导体层距半导体衬底较远，在第1方向上与第1半导体层对向；第1导电层，相比第2半导体层距半导体衬底较远，连接于第2半导体层；第3半导体层，在与第1方向交叉的第2方向上与第2半导体层并排，连接于第1半导体层；及第2导电层，在第2方向上与第1导电层并排，连接于第3半导体层。第1半导体层、第2半导体层及第3半导体层是将与第1方向及第2方向交叉的第3方向作为长度方向。

根据所述构成，可提供一种高速动作的半导体装置。

附图说明

图1是表示第1实施方式的第1构成的存储系统100的构成例的示意性侧视图。

图2是表示该存储系统100的构成例的示意性俯视图。

图3是表示存储器裸片MD的构成的示意性俯视图。

图4是表示存储器裸片MD的构成的示意性电路图。

图5是将图3所示的构造沿V-V线切断并沿箭头方向观察时的示意性剖视图。

图6是将图3所示的构造沿VI-VI线切断并沿箭头方向观察时的示意性剖视图。

图7是表示配线层M2的构成的示意性俯视图。

图8是表示配线层MX的构成的示意性俯视图。

图9是表示元件层DL的构成的示意性俯视图。

图10是表示半导体衬底S的构成的示意性俯视图。

图11是表示去耦电容器C_D的构成的示意性立体图。

图12是表示去耦电容器C_D的一部分构成的示意性立体图。

图13是表示去耦电容器C_D的一部分构成的示意性立体图。

图14是表示去耦电容器C_D的一部分构成的示意性立体图。

图15是表示比较例的元件层DL'的构成的示意性俯视图。

图16是表示比较例的去耦电容器C_D'的构成的示意性立体图。

图17是表示去耦电容器C_D'的一部分构成的示意性立体图。