[发明专利]一种芯片测试方法及相关设备

权利要求书

1.一种芯片测试方法，其特征在于，包括：

通过目标芯片的第一目标管脚获取目标时序信号，所述目标芯片为待进行管脚测试的芯片；

对所述目标时序信号进行分析，以判断所述目标时序信号是否为管脚测试指令，所述管脚测试指令与所述目标芯片的N个待测管脚中每个待测管脚对应的M个待测项目相对应，其中，N和M均为大于或等于1的正整数；

当所述目标时序信号为所述管脚测试指令时，启动计时器，并在所述计时器的计时时长达到预设时长时，断开所述N个待测管脚与测试机的连接；

获取与所述管脚测试指令对应的测试参数；

根据与所述管脚测试指令对应的测试参数对所述N个待测管脚中每个待测管脚对应的M个待测项目进行测试，得到测试结果。

2.根据权利要求1所述的方法，其特征在于，所述通过第一目标管脚获取目标时序信号包括：

通过信号采样电路捕获用户通过所述第一目标管脚输入的所述目标时序信号。

3.根据权利要求1或2所述的方法，其特征在于，所述根据与所述管脚测试指令对应的测试参数对所述N个待测管脚中每个待测管脚对应的M个待测项目进行测试，得到测试结果包括：

确定目标待测项目，所述目标待测项目为目标待测管脚对应的M个待测项目中的任意一个待测项目，所述目标待测管脚为所述N个待测管脚中的任意一个待测管脚；

根据所述管脚测试指令对应的测试参数对所述目标待测项目进行测试，得到所述测试结果。

4.根据权利要求2所述的方法，其特征在于，所述方法包括：

将所述测试结果进行锁存；

通过第二目标管脚接收所述用户输入的特定时序信号，所述第二目标管脚为所述目标芯片中的特定管脚；

根据所述特定时序信号输出锁存后的所述测试结果。

5.根据权利要求1或2所述的方法，其特征在于，所述M个待测项目为如下待测项目的至少一个：

管脚输入输出测试、管脚上拉电阻测试、管脚下拉电阻测试、相邻管脚短路测试以及多模式管脚测试。

6.一种芯片测试装置，其特征在于，包括：

第一获取单元，用于通过目标芯片的第一目标管脚获取目标时序信号，所述目标芯片为待进行管脚测试的芯片；

分析单元，用于对所述目标时序信号进行分析，以判断所述目标时序信号是否为管脚测试指令，所述管脚测试指令与所述目标芯片的N个待测管脚中每个待测管脚对应的M个待测项目相对应，其中，N和M均为大于或等于1的正整数；

处理单元，用于当所述目标时序信号为所述管脚测试指令时，启动计时器，并在所述计时器的计时时长达到预设时长时，断开所述N个待测管脚与测试机的连接；

第二获取单元，用于获取与所述管脚测试指令对应的测试参数；

测试单元，用于根据与所述管脚测试指令对应的测试参数对所述N个待测管脚中每个待测管脚对应的M个待测项目进行测试，得到测试结果。

7.根据权利要求6所述的装置，其特征在于，所述第一获取单元具体用于：

通过信号采样电路捕获用户通过所述第一目标管脚输入的所述目标时序信号。

8.根据权利要求6或7所述的装置，其特征在于，所述测试单元具体用于：

确定目标待测项目，所述目标待测项目为目标待测管脚对应的M个待测项目中的任意一个待测项目，所述目标待测管脚为所述N个待测管脚中的任意一个待测管脚；

根据所述管脚测试指令对应的测试参数对所述目标待测项目进行测试，得到所述测试结果。

9.一种芯片，其特征在于，所述芯片包括至少一个处理器和接口电路；所述接口电路为所述至少一个处理器提供数据或指令的输入和/或输出，当所述至少一个处理器处理所述数据或指令时，实现如权利要求1至5中任一项所述的方法。

10.一种计算机可读存储介质，其特征在于，包括计算机指令，当所述计算机指令在计算机设备上运行时，使得所述计算机设备执行如权利要求1至5中任一项所述的方法。