[发明专利]一种芯片测试方法及相关设备

说明书

本申请提供了一种芯片测试方法及相关设备，可以提高芯片管脚测试的测试效率，减少测试时长。该方法包括：通过目标芯片的第一目标管脚获取目标时序信号；对所述目标时序信号进行分析，以判断所述目标时序信号是否为管脚测试指令，所述管脚测试指令与所述目标芯片的N个待测管脚中每个待测管脚对应的M个待测项目相对应；当所述目标时序信号为所述管脚测试指令时，启动计时器，并在所述计时器的计时时长达到预设时长时，断开所述N个待测管脚与测试机的连接；获取与所述管脚测试指令对应的测试参数；根据与所述管脚测试指令对应的测试参数对所述N个待测管脚中每个待测管脚对应的M个待测项目进行测试，得到测试结果。

技术领域

本申请涉及芯片测试领域，尤其涉及一种芯片测试方法及相关设备。

背景技术

传统芯片接口电路测试时切换芯片接口电路到输出状态，分别输出高低电平，通过测试机逐个测量芯片管脚端的电压；切换芯片接口电路到输入状态，通过测试机按照NandTree设计的顺序驱动到高电平或低电平，然后测量结果输出的管脚端电压。

由于测试机测量电压的通道有限，测量时间较长，降低了测试效率，增加了测试成本。

发明内容

本申请提供了一种芯片测试方法及相关设备，可以减少管脚测试的测试时长，提高测试效率。

本申请第一方面提供了一种芯片测试方法，包括：

通过目标芯片的第一目标管脚获取目标时序信号，所述目标芯片为待进行管脚测试的芯片；

对所述目标时序信号进行分析，以判断所述目标时序信号是否为管脚测试指令，所述管脚测试指令与所述目标芯片的N个待测管脚中每个待测管脚对应的M个待测项目相对应，其中，N和M均为大于或等于1的正整数；

当所述目标时序信号为所述管脚测试指令时，启动计时器，并在所述计时器的计时时长达到预设时长时，断开所述N个待测管脚与测试机的连接；

获取与所述管脚测试指令对应的测试参数；

根据与所述管脚测试指令对应的测试参数对所述N个待测管脚中每个待测管脚对应的M个待测项目进行测试，得到测试结果。

可选地，所述通过第一目标管脚获取目标时序信号包括：

通过信号采样电路捕获用户通过所述第一目标管脚输入的所述目标时序信号。

可选地，所述根据与所述测试执行对应的测试参数对所述N个待测管脚中每个待测管脚对应的M个待测项目进行测试，得到测试结果包括：

确定目标待测项目，所述目标待测项目为目标待测管脚对应的M个待测项目中的任意一个待测项目，所述目标待测管脚为所述N个待测管脚中的任意一个待测管脚；

根据所述管脚测试指令对应的测试参数对所述目标待测项目进行测试，得到所述测试结果。

可选地，所述方法包括：

将所述测试结果进行锁存；

通过第二目标管脚接收所述用户输入的特定时序信号，所述第二目标管脚为所述目标芯片中的特定管脚；

根据所述特定时序信号输出锁存后的所述测试结果。

可选地，所述M个待测项目为如下待测项目的至少一个：

管脚输入输出测试、管脚上拉电阻测试、管脚下拉电阻测试、相邻管脚短路测试以及多模式管脚测试。

本申请第二方面提供了一种芯片测试装置，包括：

第一获取单元，用于通过目标芯片的第一目标管脚获取目标时序信号，所述目标芯片为待进行管脚测试的芯片；