[发明专利]堆叠电容器

说明书

本申请公开了堆叠电容器。一种集成电路(IC)包括基板(100)和在基板(100)上的第一电容器(C1)。第一电容器具有第一宽度(W1)。在第一电容器(C1)的与基板(100)相对的侧面设置第一介电层(108)。此外，第二电容器(C2)存在于第一介电层(108)的与第一电容器(C1)相对的侧面上。第二电容器(C2)具有小于第一宽度(W1)的第二宽度(D1)。该IC还具有第二介电层(126)和第一金属层(134)。第二介电层(126)位于第二电容器(C2)的与第一介电层(108)相对的侧面上。第一金属层(134)位于第二介电层(126)的与第二电容器(C2)相对的侧面上。

背景技术

电容器是多种电路应用中使用的电路组件。集成电路通常包括电容器以及晶体管、二极管和其他电路组件。

发明内容

在一个示例中，集成电路(IC)包括基板和在基板上的第一电容器。第一电容器具有第一宽度。在第一电容器的与基板相对的侧面上设置第一介电层。此外，第二电容器存在于第一介电层的与第一电容器相对的侧面上。第二电容器具有小于第一宽度的第二宽度。该集成电路还具有第二介电层和第一金属层。第二介电层位于第二电容器的与第一介电层相对的侧面上。第一金属层位于第二介电层的与第二电容器相对的侧面上。

附图说明

对于各种示例的详细描述，现在将参考附图，其中：

图1说明了用于制造集成电路中的堆叠电容器的工艺的一部分的示例。

图2说明了用于制造堆叠电容器的工艺的附加操作。

图3说明了用于制造堆叠电容器的工艺的进一步操作。

图4说明了用于制造堆叠电容器的工艺的附加操作。

图5说明了用于制造堆叠电容器的工艺的附加操作。

图6说明了用于制造堆叠电容器的工艺的最终操作，从而说明了完整的堆叠电容器结构。

图7示出了图6的示例中的堆叠电容器的电路模型。

图8示出了在集成电路中形成的堆叠电容器的另一个示例。

图9示出了堆叠电容器的俯视图。

具体实施方式

在集成电路(IC)上提供电容器的挑战包括以下一个或多个：电容密度、面积、电压系数和失配、制造裕度和可靠性。一些应用受益于更大的电容密度(例如以毫微微法拉/平方微米为单位进行测量)，同时也减少了电容器的占用面积(footprint)区域，降低了电压系数和失配。本文所描述的示例提供集成电路中的堆叠电容器排列，该集成电路实现(比具有相同电容的单个电容器)更高的电容密度，同时还占据IC内的较小面积并且具有更小的电压系数和失配。

图1-5示出了根据一个示例制造堆叠电容器的工艺操作顺序。图6说明了完成的堆叠电容器排列。图1说明了基板100(例如，半导体基板)，在其上形成导电层102。导电层102可包括如金属或多晶硅。可在导电层102下方提供一个或多个附加导电层。导电层102可包含铝(Al)、硅化多晶硅(多晶硅)或其它类型的金属。介电层104形成在导电层102的与基板100相对的顶部。介电层104可包含氮化硅、二氧化硅或这种电介质的堆叠或另一种类型的介电材料的堆叠。另一金属层106形成在介电层104的与导电层102相对的顶部。金属层106可包含氮化钛或另一种类型的导电材料。由介电层104分离的层102和层106的组合形成表示为C1的电容器。

金属层106的宽度W1通常等于介电层104的宽度。导电层102的宽度为W2。在所示的示例中，W2大于W1，导致导电层102的暴露区域103和暴露区域105未被介电层104或金属层106覆盖。如将下文所述，这些暴露区域103、105用于这些导电通孔从更高水平层连接到导电层102。