[发明专利]一种快速离化器件及其制备方法

说明书

本发明属于脉冲功率半导体器件领域，更具体地，涉及一种快速离化器件及其制备方法。该快速离化器件包括依次相邻设置的金属化阴极、高掺杂n+区、阴极侧高掺杂p+短路点、p基区、n‑基区、n型促离化层、阳极侧高掺杂n+短路点、高掺杂p+区、金属化阳极。本发明通过在FID器件结构中引入较n‑基区更高的掺杂浓度的n型促离化层，通过限制n‑基区空间电荷区的扩展，进而限制了碰撞电离前沿需要穿越的区域宽度，减小了碰撞电离前沿穿越的范围，减少了碰撞电离前沿传播的时间，从而提高了器件的开通速度。

技术领域

本发明属于脉冲功率半导体器件领域，更具体地，涉及一种快速离化器件(FastIonization Dynistor，FID)及其制备方法。

背景技术

延迟雪崩击穿现象是俄罗斯Ioffe研究院发现的半导体器件内的一种新的物理现象，它揭示了在硅器件两端施加以10¹²V/s增加的反向电压时，器件内部会产生一个超快碰撞电离前沿，当碰撞电离前沿穿过器件的空间电荷区后，器件就会快速导通。基于延迟雪崩击穿现象设计的器件，其导通时间可以超越自由载流子的饱和漂移速度的限制，从而使器件的导通时间缩短到亚纳秒范围内。

快速离化器件FID是一种基于延迟雪崩击穿现象的新型器件，它可在数百皮秒内迅速导通，可用于产生电压等级高、上升时间短的脉冲，非常适合应用于脉冲功率系统中。现有的FID器件的结构如图1所示，器件主要包含四层结构，从上至下依次为n+层、p层、n层以及p+层，此外n+层与p+层均包含短路点结构。

FID器件是一种两端器件，即器件只有阴极和阳极。如图2所示的FID器件工作电路，在FID器件工作时，首先直流电源DC对电容C充电，此时FID器件处于正向阻断状态，其阳极(节点2)与阴极(节点1)之间承受正向电压，随后，在需要触发导通时，触发源pulse产生触发脉冲，在FID器件阳极上施加电压上升率大于1kV/ns的触发脉冲，当器件两端电压上升到大于阻断电压的2～3倍时，J₂结上电场强度超过临界击穿场强，J₂结上发生剧烈的碰撞电离，随后电离区域向器件两电极处传播，从而使器件在数百皮秒内迅速导通，电容C通过FID器件放电，从而在负载R_L上高压脉冲。

通常，为了实现FID器件较高的阻断电压，在器件设计和制造中会采用电阻率较高的单晶材料，同时会使器件具有较宽的n-基区(即n-层)。然而，在开通前，几乎整个n-基区都会变为耗尽区。因此，开通过程中，器件内部的碰撞电离前沿需要穿过整个n-基区，并在n-基区产生一定浓度的等离子体，之后器件便进入导通状态。由于碰撞电离前沿穿过的区域中产生的电子空穴等离子体浓度有限，因此触发导通后的n-基区仍有较高的电阻率，从而在器件两端产生较高的残余电压。高电阻率、长基区宽度的器件设计导致FID器件开通后，器件两端的残余电压较高，器件通态损耗较大，不利于器件的长期稳定工作。

发明内容

针对现有技术的缺陷或改进需求，本发明提供了一种快速离化器件及其制备方法，通过在FID器件结构中的n-基区与阳极侧高掺杂p+区之间增设n型促离化层，缩短碰撞电离前沿传播范围，加快器件的开通速度；同时还降低了器件导通后的残余电压，降低了器件的通态损耗，从而提高了其开关速度，改善了器件的工作特性。

为实现上述目的，本发明提供了一种快速离化器件，包括依次相邻设置的金属化阴极、高掺杂n+区、阴极侧高掺杂p+短路点、p基区、n-基区、n型促离化层、阳极侧高掺杂n+短路点、高掺杂p+区、金属化阳极；

其中，所述高掺杂n+区以及所述阴极侧高掺杂p+短路点均位于所述p基区与所述金属化阴极之间，且所述高掺杂n+区与所述阴极侧高掺杂p+短路点具有相同的厚度且二者交替设置；

所述高掺杂p+区和所述阳极侧高掺杂n+短路点均位于所述n型促离化层和所述金属化阳极之间，且所述阳极侧高掺杂n+短路点与所述高掺杂p+区具有相同的厚度且二者交替设置。

优选地，所述n-基区的厚度为400-800μm。