[发明专利]电子部件的制造方法有效
申请号: | 202010914791.4 | 申请日: | 2020-09-03 |
公开(公告)号: | CN112466653B | 公开(公告)日: | 2022-12-13 |
发明(设计)人: | 石间雄也;近藤真一;伊藤光祐;服部慎吾 | 申请(专利权)人: | TDK株式会社 |
主分类号: | H01F41/04 | 分类号: | H01F41/04;H01F27/28 |
代理公司: | 北京尚诚知识产权代理有限公司 11322 | 代理人: | 杨琦;徐飞跃 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电子 部件 制造 方法 | ||
电子部件的制造方法包括:通过层叠多个绝缘体层来形成层叠体基片的步骤,其中,层叠体基片具有在与层叠方向交叉的方向上隔着分割部排列的多个层叠体;和通过去除分割部来将多个层叠体单片化的步骤。形成层叠体基片的步骤包括:在基材上形成包含绝缘性材料的绝缘体抗蚀剂层的步骤,其中,该绝缘性材料为绝缘体层的构成材料;和至少除与分割部对应的绝缘体抗蚀剂部分之外,通过曝光来使绝缘体抗蚀剂层固化,形成绝缘体层的步骤。在形成层叠体基片的步骤中,通过在基材上反复进行形成绝缘体抗蚀剂层的步骤和形成绝缘体层的步骤,来形成层叠体基片。在单片化的步骤中,通过显影来去除包含绝缘体抗蚀剂部分而构成的分割部。
技术领域
本公开涉及一种电子部件的制造方法。
背景技术
在日本特开2014-154716号公报中公开了一种电子部件的制造方法,其包括将母层叠体切割成多个层叠体的步骤。在母层叠体中,与绝缘体层相比,集合导体较难切割。因此,如果在配置有集合导体的切割线处切割母层叠体,则施加于集合导体的大的剪切应力会传递到整个母层叠体,而使层叠体容易变形。在专利文献1的制造方法中,通过在没有配置集合导体的切割线处最先进行切割,来抑制层叠体的变形。
发明内容
发明所要解决的技术问题
本公开的一方面提供能够进一步抑制电子部件的变形的电子部件的制造方法。
用于解决问题的技术方案
本公开的一方面的电子部件的制造方法包括:通过层叠多个绝缘体层来形成层叠体基片的步骤,其中,层叠体基片具有在与层叠方向交叉的方向上隔着分割部排列的多个层叠体;和通过去除分割部来将多个层叠体单片化的步骤。形成层叠体基片的步骤包括:在基材上形成包含绝缘性材料的绝缘体抗蚀剂层的步骤,其中,该绝缘性材料为绝缘体层的构成材料;和至少除与分割部对应的绝缘体抗蚀剂部分之外,通过曝光来使绝缘体抗蚀剂层固化,形成绝缘体层的步骤。在形成层叠体基片的步骤中,通过在基材上反复进行形成绝缘体抗蚀剂层的步骤和形成绝缘体层的步骤,来形成层叠体基片。在单片化的步骤中,通过显影来去除包含绝缘体抗蚀剂部分而构成的分割部。
在该电子部件的制造方法中,通过显影去除层叠体基片的分割部,来将多个层叠体单片化。因此,即使与分割部接触的导体设置于层叠体,也能够进一步抑制层叠体的变形。而且,包含绝缘体抗蚀剂部分而构成的分割部,在层叠多个绝缘体层并形成层叠体基片之后被去除。因此,能够提高层叠的绝缘体抗蚀剂层的平面性。其结果,能够抑制层叠体的形状的恶化。
在形成层叠体基片的步骤中,也可以以分割部的宽度为5μm以上20μm以下的方式形成层叠体基片。在该情况下,因为分割部的宽度为5μm以上,所以能够通过调节后的显影处理来去除分割部,从而将多个层叠体单片化。因为分割部的宽度为20μm以下,所以即使在形成层叠体基片的过程中将绝缘体抗蚀剂部分暴露于显影液的情况下,也能够将绝缘体抗蚀剂部分与显影液的接触面积抑制得较小。因此,能够抑制因形成层叠体基片的过程中的调节后的显影处理而去除绝缘体抗蚀剂部分。
形成层叠体基片的步骤还可以包括:形成包含导电性材料的导体抗蚀剂层的步骤,其中,该导电性材料为设置于层叠体的导体的构成材料;和通过曝光和显影,从导体抗蚀剂层形成导体的步骤。在形成绝缘体抗蚀剂层的步骤中,可以以掩埋导体的方式形成绝缘体抗蚀剂层。在该情况下,能够将导体设置于层叠体。
附图说明
图1是表示一实施方式的电子部件的立体图。
图2是表示图1的电子部件的分解立体图。
图3是表示图1所示的素体的立体图。
图4是表示图1的电子部件的俯视图。
图5是表示一实施方式的电子部件的制造方法的流程图。
图6是表示层叠体基片的俯视图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于TDK株式会社,未经TDK株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010914791.4/2.html,转载请声明来源钻瓜专利网。