[发明专利]具有集成电感器的功率半导体封装及其制造方法

说明书

一种功率半导体封装包括一个引线框、一个低端场效应晶体管(FET)、一个高端FET、一个第一金属夹、一个第二金属夹、一个电感器组件以及一个模塑封装。低端FET翻转并连接到引线框的第一芯片焊盘上。一种功率半导体封装的制备方法。该方法包括以下步骤：制备一个引线框；将低端FET和高端FET连接到引线框上；安装第一金属夹和第二金属夹；安装一个电感器；制备一个模塑封装；并且使用切单工艺。

技术领域

本发明主要涉及一种半导体封装及其制造方法。更确切地说，本发明涉及一种具有集成电感器的驱动金属-氧化物-硅晶体管(DrMOS)。

背景技术

传统的DrMOS在DrMOS封装外部具有一个电感器。图2所示的Yin等人的美国专利号10、111和333，在切换电源模块中具有一个电感器。本发明说明书在DrMOS封装中具有一个集成的电感器。本发明还使用金属夹互连，以便降低电子噪声，并增大散热。

本发明所述的功率半导体封装包括一个控制器、两个场效应晶体管(FET)以及一个电感器。由于集成了电感器，其优点包括更小的外形尺寸、更好的散热和更高的电效率。通过集成方法，针对驱动器和FET动态性能、系统电感和功率FET R_DS(ON)，优化了完整的开关功率级。

发明内容

本发明提出了一种半导体封装，包括一个引线框、一个低端场效应晶体管(FET)、一个高端FET、一个第一金属夹、一个第二金属夹、一个电感器组件以及一个模塑封装。低端FET翻转并连接到引线框架的第一芯片焊盘上。

本发明还公开了一种用于制造功率半导体封装的方法。该方法包括提供引线框的步骤；将低端FET和高端FET附接到引线框架；安装第一金属夹和第二金属夹；安装电感器；形成模制封装；并应用切单工艺。

附图说明

图1表示在本发明的示例中，一种半导体封装的透视图。

图2表示在本发明的示例中，图1所示的功率半导体封装的剖面图。

图3表示在本发明的示例中，一种DrMOS的电路图。

图4表示在本发明的示例中，制造一种功率半导体封装工艺的流程图。

图5A、5B、5C、5D、5E和5F表示在本发明的示例中，制造功率半导体封装工艺的步骤。

具体实施方式

图1表示在本发明的示例中，功率半导体封装100的透视图。图2表示沿图1的AA’线，功率半导体封装100的剖面图。功率半导体封装100包括一个引线框120、一个低端场效应晶体管(FET)140、一个图5B所示的高端FET 150、一个第一金属夹160、一个第二金属夹170、一个电感器组件180以及一个模塑封装190。引线框120包括一个图5A所示的第一芯片焊盘522、一个第二芯片焊盘524、一个第一终端焊盘526以及一个第二终端焊盘528。第一终端焊盘526电连接到图3所示的开关节点VSWH端口326上。第二终端焊盘528电连接到图3所示的Vout端口328上。

低端FET 140被翻转并被连接到第一芯片焊盘522。导电FET 140包括在低端FET140的顶表面上的源电极140S和栅电极140G。高端FET 150被连接在第二芯片焊盘524上。高端FET 150包括一个图5B所示的源电极150S，以及一个在高端FET 150顶面上的栅电极150G。

第一金属夹160将低端FET 140的漏极140D以及高端FET 150中图5B所示的源电极150S，连接到引线框120中图5A所示的第一末端焊盘526上。第二金属夹170安装在引线框架120的图5A所示的第二末端焊盘528上。

电感器组件180包括一个线圈181；一个连接到第一金属夹160上的第一引线框182；以及一个连接到第二金属夹170上的第二引线框184。