[发明专利]具有集成电感器,电阻器和电容器的功率半导体封装在审
申请号: | 202010917137.9 | 申请日: | 2020-09-03 |
公开(公告)号: | CN112530918A | 公开(公告)日: | 2021-03-19 |
发明(设计)人: | 张晓天;玛丽·简·R·阿琳;陈波;小大卫·布里安·奥拉博尼;王隆庆;印健 | 申请(专利权)人: | 万国半导体国际有限合伙公司 |
主分类号: | H01L25/07 | 分类号: | H01L25/07;H01L25/00;H01L23/64 |
代理公司: | 上海申新律师事务所 31272 | 代理人: | 董科 |
地址: | 加拿大安大略省多伦多*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 集成 电感器 电阻器 电容器 功率 半导体 封装 | ||
1.一种功率半导体封装包括:
一个引线框,包括
一个第一芯片焊盘;
一个第二芯片焊盘;
一个第一末端焊盘;以及
一个第二末端焊盘,其中第一末端焊盘和第二末端焊盘设置在高于第一芯片焊盘和第二芯片焊盘的位置上;
一个低端场效应晶体管(FET),其底面漏极电极连接到第一芯片焊盘上,低端FET包括一个源极电极和一个栅极电极,在低端FET的顶面上;
一个高端FET,其底面漏极电极连接到第二芯片焊盘上,高端FET包括一个源极电极和一个栅极电极,在高端FET的顶面上;
多个第一接合引线,将高端FET的顶面源极电极连接到第一芯片焊盘上;
一个电感器组件,包括一个第一端口和一个第二端口,第一端口堆栈在第一末端焊盘上,第二端口堆栈在第二末端焊盘上;
一个第一引线,连接到第一末端焊盘上;以及
一个第二引线,连接到第二末端焊盘上;以及
一个模塑封装,封装低端FET、高端FET、多个第一接合引线、电感器组件、第一引线的大部分、第二引线的大部分以及引线框的大部分。
2.权利要求1所述的功率半导体封装,其中第一引线包括一个第一升高部分,在第一芯片焊盘和第二芯片焊盘上方,第二引线包括一个第二升高部分,在第一芯片焊盘和第二芯片焊盘上方;其中至少一部分第一升高部分构成第一末端焊盘,至少一部分第二升高部分构成第二末端焊盘。
3.权利要求2所述的功率半导体封装,其中第一引线的第一升高部分通过第一导电材料,电子地并机械地连接到电感器组件;并且其中第二引线的第二升高部分通过第二导电材料,电子地并机械地连接到电感器组件。
4.权利要求3所述的功率半导体封装,其中第一导电材料和第二导电材料的任何一种导电材料都是由一种粉末冶金材料制成的。
5.权利要求3所述的功率半导体封装,其中第一导电材料和第二导电材料的任何一种导电材料都是由一种弹性体材料制成的。
6.权利要求3所述的功率半导体封装,其中引线框的底面暴露于模塑封装。
7.权利要求3所述的功率半导体封装,还包括一个安装在第二芯片焊盘上的集成电路(IC),其中第二种多个接合引线将IC连接到引线框的多个引线上。
8.权利要求7所述的功率半导体封装,其中模塑封装封装了IC。
9.一种功率半导体封装包括:
一个引线框,包括
一个第一芯片焊盘;
一个第二芯片焊盘;
一个第一末端焊盘;以及
一个低端场效应晶体管(FET),其底面漏极电极连接到第一芯片焊盘上,低端FET包括一个源极电极和一个栅极电极,在低端FET的顶面上;
一个高端FET,其底面漏极电极连接到第二芯片焊盘上,高端FET包括一个源极电极和一个栅极电极,在高端FET的顶面上;
多个第一接合引线,将高端FET的源极电极连接到第一芯片焊盘上;
一个电感器组件,电感器组件的第一端口连接到第二芯片焊盘上,电感器的第二端口连接到第一末端焊盘上;以及
一个模塑封装,封装低端FET、高端FET、多个第一接合引线、电感器组件、以及引线框的大部分。
10.权利要求9所述的功率半导体封装,其中低端FET的底面和电感器组件的底面是共面的。
11.权利要求9所述的功率半导体封装,其中电感器组件的第一端口通过第一导电材料,电子地并机械地连接到第一芯片焊盘上;并且其中电感器组件的第二端口通过第二导电材料,电子地并机械地连接到第一末端焊盘上。
12.权利要求11所述的功率半导体封装,其中第一导电材料和第二导电材料中的任何一种导电材料都是由一种粉末冶金材料制成的。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于万国半导体国际有限合伙公司,未经万国半导体国际有限合伙公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010917137.9/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类