[发明专利]一种半导体器件结构的制造方法

说明书

本申请涉及半导体结构中字线的制造方法，包括：提供半导体衬底，并在半导体衬底上形成字线凹槽；在所述字线凹槽依次沉积栅氧化层、扩散阻挡层；在所述字线凹槽填充导电材料；平坦化所述导电材料；采用循环刻蚀工艺回刻所述导电材料，使得所述导电材料的表面低于所述半导体衬底的表面。本申请的采用循环刻蚀工艺进行导电材料回刻，以解决在回刻钨等字线导电材料过程中容易发生的对层间介质层和半导体衬底的不期望的刻蚀，进而解决有源区减少和短沟道效应等技术问题。

技术领域

本申请涉及半导体器件的制造方法，特别是一种晶体管的制造方法，尤其是晶体管中埋入式字线的制造方法。

背景技术

随着半导体存储器件(如动态随机存取存储器(DRAM))变得高度集成，单位单元在半导体衬底上的面积会相应地逐渐缩小，包含在金属氧化物半导体(MOS)晶体管中的沟道长度也会逐渐减小，沟道长度的减小易造成短沟道效应的产生。为了维持半导体存储器件的高度集成，需要采取措施限制短沟道效应。

埋入式字线(Buried Word Line,也可称为埋入式栅极)为增加半导体器件的集成密度提供了一种新的选择。埋入式字线是指将字线埋设在半导体衬底的内部，可以显著地减少在字线与位线之间的寄生电容，大幅地改善半导体器件的电压读出操作的可靠性。

在埋入式字线的制造过程中，需要对字线凹槽内沉积的导电材料进行一定程度的回刻，在回刻过程中会导致衬底表面的层间介质层和对应衬底处变薄，从而使得有源区缩小，进而加剧短沟道效应。

发明内容

本申请的目的是通过以下技术方案实现的：

根据一个或多个实施例，本申请公开了一种半导体结构的制造方法，包括：

提供半导体衬底，并在半导体衬底上形成字线凹槽；

依次沉积栅氧化层、扩散阻挡层；

填充导电材料；

表面平坦化；

采用循环刻蚀工艺回刻所述导电材料和扩散阻挡层，使得所述导电材料的表面低于所述半导体衬底的表面。

本申请的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者，部分特征和优点可以从说明书中推知或毫无疑义地确定，或者通过实施本申请实施例了解。本申请的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本申请的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1-图2是本申请实施方式中埋入式字线制造方法的示意图；

图3是不采用循环刻蚀工艺进行回刻情况的局部示意图。

具体实施方式

下文将参照附图更完全地描述本申请，在附图中显示本申请的实施例。然而，本申请不局限于在这里阐述的实施例。相反地，提供这些实施例以便彻底地并完全地说明，并完全地将本申请的范围传达给本领域的技术人员。在附图中，为了清楚起见可能夸大了层和区域的厚度。全文中相同的数字标识相同的元件。如这里所使用的，术语“和/或”包括相关所列项目的一个或多个的任何和所有组合。

这里所使用的术语仅仅是为了详细的描述实施例而不是想要限制本申请。如这里所使用的，除非本文清楚地指出外，否则单数形式“一”、“该”和“所述”等也包括复数形式。还应当理解的是说明书中使用的术语“包括”说明所述特征、整体、步骤、操作、元件和/或部件的存在，但是不排除一个或多个其他的特征、整体、步骤、操作、元件、部件、和/或其组合的存在或者增加。