[发明专利]一种封装体成型方法

说明书

本发明公开了一种封装体成型方法，属于半导体封装领域。本发明的方法为：对基材进行蚀刻得到若干个封装单元，每个封装单元包括基岛和引脚，封装单元之间通过连接筋连接；再对蚀刻后的基材上表面进行电镀得到第一镀层；安装芯片并进行塑封，再对基岛和引脚的下表面进行电镀得到第二镀层；之后切割连接筋，使得连接筋两侧的引脚的侧面露出，且连接筋未切断；再对未切断的连接筋进行蚀刻，使得第一镀层露出且使得露出的引脚侧面呈凹弧状；之后对露出的引脚侧面进行镀锡。本发明克服了现有技术中，无法实现密间距、高厚度基材产品的侧面镀锡的不足，本发明可以实现密间距、高厚度基材产品的侧面镀锡，可以满足密间距、厚基材的产品侧面镀锡需求。

技术领域

本发明属于半导体封装技术领域，更具体地说，涉及一种封装体成型方法。

背景技术

现有技术中，四侧无引脚扁平封装和双侧无引脚扁平封装为无引脚封装，其中央位置有一个散热焊盘，在散热焊盘的封装外围导电焊盘。通常散热焊盘与导电焊盘一起贴装在电路板上。但在现有技术中存在了塑封体切割后金属引脚的侧面无法披覆电镀锡层，直接造成PCB板上的锡膏无法爬上塑封体侧面的金属区域，从而造成金属引脚侧面虚焊或是冷焊的问题，因此塑封体侧面金属引脚的爬锡尤为关键。

针对引脚侧面镀锡的问题，现有技术也提出了一些解决方案，例如发明创造名称为：一种无外引脚半导体封装构造及其制造方法与导线架条(申请日：2012年12月28日；申请号：201210580957.9)，该方案公开的制造方法包含步骤：提供一导线架条，包含数条连接支架、数个导线架单元及一抗蚀预镀金属层；每一导线架单元具有数个接点，且抗蚀预镀金属层覆盖接点及连接支架的一内表面；提供一芯片，并将芯片固定在导线架单元的区域内；利用数个电性连接元件来电性连接芯片与接点上的抗蚀预镀金属层；利用一封装胶材来包覆芯片、电性连接元件及抗蚀预镀金属层；在接点的一外表面设置一抗蚀刻掩膜，裸露出连接支架；蚀刻抗蚀刻掩膜裸露出的连接支架，以形成一蚀刻槽裸露出抗蚀预镀金属层：移除抗蚀刻掩膜；及切割位在切割槽的抗蚀预镀金属层及封装胶材，以分离成数个封装构造。

但是，现有通过预镀抗蚀刻金属层结合全蚀刻的侧面镀锡的方式，对金属基材厚度或引脚的间距有一定要求，针对密间距产品无法满足；首先密间距和厚金属基材产品，引脚之间距离较近，金属基材达到一定厚度，在限定的蚀刻速度下，仅通过单面蚀刻，引脚间金属支架无法被完全蚀刻，限制了爬锡的高度；第二，即使通过增大蚀刻压力或蚀刻时间将金属基材侧面镀锡位置支架全部蚀刻，但会造成严重侧面蚀刻和过蚀刻，导致外引脚尺寸变小。蚀刻前使用感光膜/金属镀层保护外引脚，发生过蚀刻后，凹槽的弧度向内延伸较多，反应在产品外引脚正面可能会呈现为波浪线状，而且产品背面管脚尺寸小于保护层，而正常蚀刻凹槽相对弧度小很多，且实际尺寸与设计尺寸相同。

综上所述，如何实现密间距、高厚度基材产品的侧面镀锡，是现有技术亟需解决的问题。

发明内容

1.要解决的问题

本发明克服了现有技术中，无法实现密间距、高厚度基材产品的侧面镀锡的不足，提供了一种封装体成型方法，可以实现密间距、高厚度基材产品的侧面镀锡，有效解决密间距、厚基材产品蚀刻过程中带来的过蚀刻、侧蚀严重的问题，保证了产品的正常尺寸，可以满足密间距、厚基材的产品侧面镀锡需求。

2.技术方案

为了解决上述问题，本发明所采用的技术方案如下：

本发明的一种封装体成型方法，包括以下步骤：

(1)对基材进行蚀刻得到若干个封装单元，每个封装单元包括基岛和引脚，且封装单元之间通过连接筋连接；

(2)对基岛、引脚和连接筋的上表面进行电镀得到第一镀层；

(3)将芯片安装至基岛上；

(4)对安装有芯片的封装单元进行塑封；