[发明专利]基于FPGA的RS485接口信号消除毛刺方法、接收方法和FPGA

权利要求书

1.一种基于FPGA的RS485接口信号接收方法，其特征在于，包括：

设置一个参考时钟clk，参考时钟clk的频率为50MHz～200MHz；

设置一个采样信号baud_x16_en，采样信号baud_x16_en的频率为RS485信号波特率的16倍，且每个采样信号baud_x16_en的周期内，保持且仅保持一个参考时钟clk周期的高电平；

当baud_x16_en为高电平时，作为RS485信号的每个比特位的一个采样位置；

输入的RS485信号ser_in使用参考时钟同步接收两次后记作输入信号rxd_clk_rx；

设置采样计数信号over_sample_cnt，over_sample_cnt在RS485信号的一个比特位期间每次baud_x16_en=1时进行减1计数,初始值是15；

设置over_sample_cnt_done信号，其值为1时表示采样次数已满，换言之，当且仅当over_sample_cnt=0时，over_sample_cnt_done=1；

采用一种基于FPGA的RS485接口信号消除毛刺方法进行消抖处理；所述一种基于FPGA的RS485接口信号消除毛刺方法，包括：

对于输入信号rxd_clk_rx，需要对起始位的低电平进行设定时长的消抖；消抖时长用参考时钟clk的周期数表示，记作debounce_max_cnt；debounce_max_cnt等于消抖时间长度除以参考时钟clk时钟周期；在debounce_max_cnt个参考时钟clk周期内，若起始位始终保持低电平，才认为起始信号真正到来，此时FPGA内部的指示信号stable_flg由0变为1；此时状态机由空闲状态进入起始状态，否则认为存在毛刺而忽略掉，指示信号stable_flg保持为0，状态机停留在空闲状态；在stable_flg=1或状态机处于起始状态时,起始位出现的毛刺不再做消抖处理；

在满足over_sample_cnt=0即over_sample_cnt_done=1且 baud_x16_en=1的条件下，状态机直接进入数据状态；

起始位之后的每个数据位在over_sample_cnt≥2时，每次baud_x16_en=1时采样一次，且采样的值为“1”时计数器bit_value1_cnt加1,采样值为“0”时，计数器bit_value0_cnt加1，在一个数据位期间这样连续采样14次；over_sample_cnt=1且baud_x16_en=1时，比较bit_value1_cnt与bit_value0_cnt的大小，bit_value0_cnt较大时，该数据位的最终取值为“0”，bit_value1_cnt较大时，该数据位的最终取值则为“1”。

2.如权利要求1所述的基于FPGA的RS485接口信号接收方法，其特征在于，

一个数据帧的所有数据位接收结束，有效数据位接收结束标志bit_cnt_done=1；

当over_sample_cnt_done=1且bit_cnt_done=1且baud_x16_en=1，状态机由数据状态进入停止状态。

3.如权利要求2所述的基于FPGA的RS485接口信号接收方法，其特征在于，

在停止状态时，当over_sample_cnt=3且baud_x16_en=1，状态机由停止状态进入空闲状态，准备接收下一帧数据帧。

4.一种FPGA，其特征在于，

所述FPGA内部固化有运算逻辑，所述运算逻辑执行时，实现如权利要求1～3中任一项所述的方法的步骤。