[发明专利]基于FPGA的RS485接口信号消除毛刺方法、接收方法和FPGA

说明书

本发明提供一种基于FPGA的RS485接口信号消除毛刺方法，包括：对于输入信号rxd_clk_rx，需要对起始位的低电平进行设定时长的消抖；消抖时长用参考时钟clk的周期数表示，记作debounce_max_cnt；debounce_max_cnt等于消抖时间长度除以参考时钟clk时钟周期；在debounce_max_cnt个参考时钟clk周期内，若起始位始终保持低电平，才认为起始信号真正到来，此时FPGA内部的指示信号stable_flg由0变为1；此时状态机由空闲状态进入起始状态，否则认为存在毛刺而忽略掉，指示信号stable_flg保持为0，状态机停留在空闲状态。本发明还提出了一种基于FPGA的RS485接口信号接收方法。本发明能够有效防止外界干扰RS485信号的接收。

技术领域

本发明涉及RS485信号的接收方法，尤其是一种基于FPGA的RS485接口信号消除毛刺方法、接收方法。

背景技术

在物流包裹分拣过程种,需要PLC通过RS485接口向相机准确无误的发送包裹所在的小车车号,这也是确保包裹能够精准的从对应下料口分拣的基本条件之一。但往往分拣中心现场环境较为恶劣，同时对于大型分拣中心一条线就有五六百个甚至更多个小车，这样RS485电缆线长可能就有100多米甚至更长，这样极易造成外界电磁干扰RS485信号，影响小车车号的正常接收。

发明内容

本发明的目的在于克服现有技术中存在的不足，提供一种基于FPGA的RS485接口信号消除毛刺方法、接收方法和FPGA，既能够在一定程度上消除毛刺对于RS485信号接收的影响，又合理设置信号采样的过程，能够保证RS485信号的数据位的准确采样。

第一方面，本发明实施例提出一种基于FPGA的RS485接口信号消除毛刺方法，包括：

对于输入信号rxd_clk_rx，需要对起始位的低电平进行设定时长的消抖；消抖时长用参考时钟clk的周期数表示，记作debounce_max_cnt；debounce_max_cnt等于消抖时间长度除以参考时钟clk时钟周期；在debounce_max_cnt个参考时钟clk周期内，若起始位始终保持低电平，才认为起始信号真正到来，此时FPGA内部的指示信号stable_flg由0变为1；此时状态机由空闲状态进入起始状态，否则认为存在毛刺而忽略掉，指示信号stable_flg保持为0，状态机停留在空闲状态。

进一步地，在stable_flg=1或状态机处于起始状态时,起始位出现的毛刺不再做消抖处理。

第二方面，本发明实施例提出一种基于FPGA的RS485接口信号接收方法，包括：

设置一个参考时钟clk，参考时钟clk的频率为50MHz～200MHz；

设置一个采样信号baud_x16_en，采样信号baud_x16_en的频率为RS485信号波特率的16倍，且每个采样信号baud_x16_en的周期内，保持且仅保持一个参考时钟clk周期的高电平；

当baud_x16_en为高电平时，作为RS485信号的每个比特位的一个采样位置；

输入的RS485信号ser_in使用参考时钟同步接收两次后记作输入信号rxd_clk_rx；

设置采样计数信号over_sample_cnt，over_sample_cnt在RS485信号的一个比特位期间每次baud_x16_en=1时进行减1计数,初始值是15；

设置over_sample_cnt_done信号，其值为1时表示采样次数已满，换言之，当且仅当over_sample_cnt=0时，over_sample_cnt_done=1；

采用如上文所述的方法进行消抖处理；在满足over_sample_cnt=0即over_sample_cnt_done=1且 baud_x16_en=1的条件下，状态机直接进入数据状态；