[发明专利]半导体结构及其制作方法、控制方法

说明书

本公开涉及存储技术领域，提出一种半导体结构及其制作方法、控制方法，该半导体结构包括衬底基板、多条位线、多个主动体、绝缘体、多条字线。绝缘体位于所述衬底基板的一侧；多条位线设置于所述绝缘体内，多条所述位线沿第一方向间隔分布且沿第二方向延伸；多个所述主动体位于所述位线背离所述衬底基板的一侧，主动体在衬底基板的正投影与位线在衬底基板的正投影至少部分重合，且沿所述第二方向上间隔分布；多条字线位于所述绝缘体内，且位于所述位线背离所述衬底基板的一侧，所述字线沿所述第二方向间隔分布且沿第一方向延伸，且在第二方向上的两相邻所述主动体之间仅设置一条所述字线。该半导体结构能够在有限的空间集成较多的存储单元。

技术领域

本公开涉及存储技术领域，尤其涉及一种半导体结构及其制作方法、控制方法。

背景技术

存储器通常由多个存储单元组成，每个存储单元包括有开关晶体管、电容。存储器通常通过字线向开关晶体管的栅极提供断通信号，通过位线连接开关晶体管的源/漏极以通过开关晶体管向电容提供逻辑“1”或“0”。

相关技术中，存储器将字线、位线、开关晶体管、电容集成于同一半导体结构上，然而，在相关技术中，半导体结构中开关晶体管的集成密度较低，从而影响单位尺寸半导体结构中存储单元的个数。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

公开内容

本公开的目的在于提供一种半导体结构及其制作方法、控制方法，该半导体结构能够在有限的空间集成较多的存储单元。

本公开的其他特性和优点将通过下面的详细描述变得显然，或区分地通过本公开的实践而习得。

根据本公开的一个方面，提供一种半导体结构，其包括：衬底基板、多条位线、多个主动体、绝缘体、多条字线。绝缘体位于所述衬底基板的一侧；多条位线设置于所述绝缘体内，多条所述位线沿第一方向间隔分布且沿第二方向延伸；多个主动体位于所述绝缘体内，所述主动体位于所述位线背离所述衬底基板的一侧，主动体在衬底基板的正投影与位线在衬底基板的正投影至少部分重合，且沿所述第二方向上间隔分布；多条字线位于所述绝缘体内，且位于所述位线背离所述衬底基板的一侧，所述字线沿所述第二方向间隔分布且沿第一方向延伸，且在第二方向上的两相邻所述主动体之间仅设置一条所述字线。本公开一种示例性实施例中，所述主动体包括：第一源/漏部、有源部、第二源/漏部。第一源/漏部位于所述位线背离所述衬底基板的一侧；有源部位于所述第一源/漏部背离所述衬底基板的一侧；第二源/漏部位于所述有源部背离所述衬底基板的一侧。

本公开一种示例性实施例中，还包括：所述绝缘体包括：第一绝缘体、第二绝缘体、第三绝缘体。第一绝缘体位于所述字线和所述主动体之间；第二绝缘体位于所述字线背离所述衬底基板的一侧；第三绝缘体位于所述字线和所述位线之间。

本公开一种示例性实施例中，所述第一绝缘体的材料为氧化硅，所述第二绝缘体的材料为氮化硅。

本公开一种示例性实施例中，所述第一方向和所述第二方向垂直。

本公开一种示例性实施例中，所述位线和所述衬底基板通过部分所述绝缘体绝缘设置。

本公开一种示例性实施例中，所述第一源/漏部和所述第二源/漏部的材料为掺杂多晶硅导体，所述有源部的材料为多晶硅。

本公开一种示例性实施例中，所述半导体结构还包括第一导体部、第二导体部，第一导体部位于所述位线与所述第一源/漏部之间；第二导体部位于所述第二源/漏部背离所述衬底基板的一侧。

根据本公开的一个方面，提供一种半导体结构制作方法，其包括：