[发明专利]存储器及其形成方法

说明书

本发明提供了一种存储器及其形成方法。通过在位线接触部的侧壁上形成低介电常数的第一侧壁氧化层，以用于对位线接触部的侧壁进行隔离，相应的降低了相邻位线之间的介质材料的整体介电常数，有利于改善相邻位线之间的寄生电容。并且，在位元线的至少部分侧壁上还形成有侧壁氮化层，从而可以在侧壁氮化物层隔离保护下，避免位元线被氧化的问题，保障位元线的电性传导性能。

技术领域

本发明涉及半导体技术领域，特别涉及一种存储器及其形成方法。

背景技术

随着半导体产业进入高性能与多功能的集成电路新时代，集成电路内半导体元件的密度会随之增加，相应的使半导体元件之间的间距会随之缩小。此时，针对半导体元件中用于实现电性传输的导电部件而言，随着相邻导电部件之间的间距的缩减，则相邻的导电部件之间所产生的寄生电容也会随之增加，以及由寄生电容带来的干扰现象也越来越明显。

其中，在存储器领域中也存在着尺寸不断微缩的趋势，从而使存储器中相邻的位线之间的距离也逐渐靠近，并相应的会使相邻的位线之间的耦合电容上升，进而导致相邻的位线相互串扰的问题，这在一定程度上会对存储器的性能造成影响。

发明内容

本发明的目的在于提供一种存储器，以降低存储器中相邻位线之间的寄生电容。

为此，本发明提供了一种存储器，包括：

衬底，所述衬底中定义有多个有源区；

多个位线接触部，形成在所述衬底中并和所述多个有源区电性连接，并且所述位线接触部的侧壁还具有第一侧壁氧化层，所述第一侧壁氧化层和所述位线接触部直接接触；

多条位元线，形成在所述衬底上并沿着预定方向延伸，并且所述位元线还覆盖排布在其延伸路径上的多个位线接触部，以及所述位元线的至少部分侧壁还基于氮化处理而形成有侧壁氮化层。

可选的，所述位元线包括金属材料层，以及所述金属材料层的侧壁具有侧壁金属氮化物层。

可选的，所述位元线包括由下至上依次堆叠设置的薄膜金属氮化物层和金属材料层，以及所述金属材料层的侧壁基于氮化处理而形成有侧壁金属氮化物层，所述侧壁金属氮化物层的底部连接所述薄膜金属氮化物层的侧壁。

可选的，所述侧壁金属氮化物层的厚度大于所述第一侧壁氧化层的厚度。

可选的，所述位元线包括底层多晶硅层，所述底层多晶硅层位于所述位线接触部上，并且所述底层多晶硅层的侧壁具有侧壁氮化硅层。

可选的，所述位线接触部的材料包括多晶硅，以及所述位线接触部的侧壁形成有侧壁氧化硅层，所述侧壁氧化硅层的厚度大于所述侧壁氮化硅层的厚度。

可选的，所述存储器还包括绝缘遮盖层，所述绝缘遮盖层连续覆盖所述位元线和所述位线接触部，并且所述第一侧壁氧化层的介电常数低于所述绝缘遮盖层的介电常数。

可选的，所述衬底中形成有多个位线接触窗，所述位线接触窗至少底部暴露出所述有源区，以及所述多个位线接触部一一对应形成在所述多个位线接触窗中，并且所述第一侧壁氧化层的底部至少部分接触所述有源区。

可选的，所述位线接触窗在有源区的宽度方向上超出所述有源区，以横向延伸至邻接的隔离区中，以及所述第一侧壁氧化层从所述有源区横向扩展至所述隔离区中，以使所述第一侧壁氧化层的底部还接触位于隔离区中的沟槽内壁。

可选的，所述位线接触部的宽度尺寸小于所述位线接触窗的开口尺寸，并在所述第一侧壁氧化层至沟槽侧壁之间还含有第二侧壁氧化层。

可选的，所述第二侧壁氧化层的最高界面高于第一侧壁氧化层的最高界面。

本发明的另一目的在于提供一种存储器的形成方法，包括：