[发明专利]一种FPGA芯片的RAM存储区单粒子效应容错方法

权利要求书

1.一种FPGA芯片的RAM存储区单粒子效应容错方法，其特征在于，包括以下步骤：

（1）存储写控制器将实时数据写入第一存储区；同时，存储写控制器还采用压缩冗余方式处理实时数据，将得到的压缩数据、校验码分别写入第二存储区、第三存储区；

（2）存储读控制器发出读取数据的信号后，开始读取第二存储区的压缩数据，并对压缩数据进行解压与数据还原；

（3）对解压还原数据中的单位长度数据进行校验码计算；

（4）当到达固定解压周期T时，存储读控制器读取第一存储区的实时数据；并对第一存储区的实时数据处理后生成校验码；同时，存储读控制器读取第三存储区存储的校验码；

（5）数据检错模块交叉验证第一存储区的实时数据与第二存储区的解压还原数据、第一存储区生成的校验码与第三存储区存储的校验码、第二存储区的解压还原数据与第三存储区存储的校验码是否相同，并输出比较结果；

（6）若步骤（5）出现检错信息，则在判断对应错误存储区输入端写状态后确定是否需要通过数据错误恢复模块来进行数据恢复操作；

（7）错误数据恢复后，将恢复后的数据与正确数据校验比对，验证数据恢复的正确性。

2.根据权利要求1所述FPGA芯片的RAM存储区单粒子效应容错方法，其特征在于：所述存储写控制器包括数据写控制模块、数据压缩模块及校验码产生模块，数据写控制模块将实时数据写入第一存储区。

3.根据权利要求2所述FPGA芯片的RAM存储区单粒子效应容错方法，其特征在于：步骤（1）中，所述数据压缩模块对实时数据进行压缩处理得到压缩数据，将压缩数据顺序写入第二存储区。

4.根据权利要求3所述FPGA芯片的RAM存储区单粒子效应容错方法，其特征在于：步骤（1）中，所述数据压缩模块采用无损压缩算法对实时数据进行压缩处理得到压缩数据。

5.根据权利要求2所述FPGA芯片的RAM存储区单粒子效应容错方法，其特征在于：步骤（1）中，所述校验码产生模块对实时数据中的单位长度数据进行校验码计算后生成校验码，校验码顺序写入第三存储区。

6.根据权利要求5所述FPGA芯片的RAM存储区单粒子效应容错方法，其特征在于：步骤（1）中，所述校验码产生模块采用循环冗余校验规则对实时数据中的单位长度数据进行处理。

7.根据权利要求1所述FPGA芯片的RAM存储区单粒子效应容错方法，其特征在于：步骤（2）中，存储读控制器发出读取数据的信号后，先将读地址映射到第二存储区，产生读取第二存储区内数据的读控制信号，然后，读取第二存储区的压缩数据。

8.根据权利要求1所述FPGA芯片的RAM存储区单粒子效应容错方法，其特征在于：步骤（6）中，根据写信号判断对应错误存储区输入端写状态；若该存储区处于忙状态，则数据已更新，放弃本次数据恢复操作；若该存储区处于空闲状态，则根据数据读取期间写信号是否有效来判断数据是否已发生写操作；若已发生写操作，则表明数据已更新，放弃数据恢复；若未发生写操作，则数据错误恢复模块产生写控制信号，并根据检错信息提供的地址将正确数据写入，将对应错误存储区的错误数据恢复。

9.根据权利要求1所述FPGA芯片的RAM存储区单粒子效应容错方法，其特征在于：步骤（7）中，错误数据恢复后，数据错误恢复模块产生读控制信号，读取已恢复数据，再将恢复后的数据与正确数据校验比对。