[发明专利]半导体器件及其制作方法有效
申请号: | 202010933260.X | 申请日: | 2020-09-08 |
公开(公告)号: | CN113311536B | 公开(公告)日: | 2023-10-13 |
发明(设计)人: | 陈怡臻;曾李全;林诗玮 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | G02B6/12 | 分类号: | G02B6/12;G02B6/13;G02B6/132 |
代理公司: | 南京正联知识产权代理有限公司 32243 | 代理人: | 王素琴 |
地址: | 中国台湾新竹科*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 及其 制作方法 | ||
1.一种半导体器件,包括:
波导,位于衬底之上;
第一介电结构,位于所述衬底之上,其中所述波导的一部分位于所述第一介电结构中;以及
第二介电结构,位于所述波导下方,其中所述第二介电结构的第一侧壁邻近所述衬底的第一侧壁。
2.根据权利要求1所述的半导体器件,其中在所述第一介电结构与所述衬底之间设置有空隙。
3.根据权利要求1所述的半导体器件,包括:
第三介电结构,位于所述波导下方,其中所述第三介电结构的第一侧壁邻近所述衬底的第二侧壁。
4.一种形成半导体器件的方法,包括:
在衬底之上形成第一介电结构,其中波导的一部分位于所述第一介电结构中;
在所述波导下方形成第二介电结构,其中:
所述衬底的第一部分邻近所述第二介电结构的第一侧;及
所述衬底的第二部分邻近所述第二介电结构的第二侧;以及
移除所述衬底的所述第一部分以在所述第一介电结构与所述衬底之间产生空隙,其中所述第二介电结构抑制对所述衬底的所述第二部分的移除。
5.根据权利要求4所述形成半导体器件的方法,其中形成所述第二介电结构包括:
在所述衬底中形成第一沟槽;以及
用第一介电材料填充所述第一沟槽。
6.根据权利要求4所述形成半导体器件的方法,其中形成所述第一介电结构包括:
在所述衬底之上形成第一介电层;
在所述第一介电层之上形成所述波导;
在所述第一介电层之上形成第二介电层;以及
图案化所述第一介电层及所述第二介电层以形成所述第一介电结构。
7.根据权利要求4所述形成半导体器件的方法,包括:
在所述波导下方形成第三介电结构,其中:
所述衬底的所述第一部分邻近所述第三介电结构的第一侧;
所述衬底的所述第二部分邻近所述第三介电结构的第二侧;及
当所述衬底的所述第一部分被移除时,所述第三介电结构抑制对所述衬底的所述第二部分的移除。
8.一种形成半导体器件的方法,包括:
在衬底中形成第一沟槽;
在所述第一沟槽中形成第一介电结构,其中:
所述衬底的第一部分邻近所述第一介电结构的第一侧;及
所述衬底的第二部分邻近所述第一介电结构的第二侧;
在所述衬底的所述第一部分及所述衬底的所述第二部分之上形成第二介电结构,其中波导的一部分位于所述第二介电结构中;以及
移除所述衬底的所述第一部分以在所述第二介电结构与所述衬底之间产生空隙,其中所述第一介电结构抑制对所述衬底的所述第二部分的移除。
9.根据权利要求8所述形成半导体器件的方法,其中形成所述第二介电结构包括:
在所述衬底的所述第一部分及所述衬底的所述第二部分之上形成第一介电层;
在所述第一介电层之上形成所述波导;
在所述第一介电层之上形成第二介电层;以及
图案化所述第一介电层及所述第二介电层以形成所述第二介电结构。
10.根据权利要求8所述形成半导体器件的方法,包括:
在所述衬底中形成第二沟槽;以及
在所述第二沟槽中形成第三介电结构,其中:
所述衬底的所述第一部分邻近所述第三介电结构的第一侧;
所述衬底的所述第二部分邻近所述第三介电结构的第二侧;及
当所述衬底的所述第一部分被移除时,所述第三介电结构抑制对所述衬底的所述第二部分的移除。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010933260.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:电子装置
- 下一篇:用于处理编程失败的存储器系统及其操作方法