[发明专利]编译器辅助的寄存器堆写入减少

权利要求书

1.一种图形处理装置，包括：

存储器设备的接口；

中间缓冲器；以及

执行单元，耦合至所述接口，其中：

所述存储器设备用于存储指令，

所述指令中的至少一个指令包括对寄存器的部分更新的指示符，

所述执行单元用于执行所述指令并且基于所述指示符的存在将数据提供给所述中间缓冲器，以及

基于与指令相关联的指示对所述中间缓冲器的最后一次写入的标志，所述中间缓冲器用于将内容提供给所述寄存器。

2.如权利要求1所述的图形处理装置，其中，部分地更新所述寄存器的所述指令被连续地排序以供执行。

3.如权利要求1所述的图形处理装置，其中，所述指令包括由编译器生成的机器可执行代码。

4.如权利要求1所述的图形处理装置，其中，指示对所述中间缓冲器的最后一次写入的所述指令用于在具有对将来自执行的输出写入所述中间缓冲器的指示的至少一个指令之后被执行。

5.如权利要求1所述的图形处理装置，其中，所述执行单元包括以下各项中的一个或多个：算术逻辑单元ALU，地址生成单元AGU，浮点单元FPU，加载-存储单元LSU，或分支执行单元BEU。

6.如权利要求1所述的图形处理装置，其中，所述中间缓冲器包括用于存储来自所述执行单元的输出的至少一个触发器。

7.如权利要求1所述的图形处理装置，进一步包括所述寄存器，并且其中所述寄存器耦合至所述执行单元。

8.如权利要求7所述的图形处理装置，其中，所述执行单元用于将所述寄存器的内容复制到所述存储器。

9.如权利要求1所述的图形处理装置，其中，所述指令提供机器学习相关的应用或着色器相关的应用。

10.如权利要求1所述的图形处理装置，其中，所述指令的数据类型包括以下各项中的一个或多个：FP8，FP16，FP32，FP64，int8，int16，或int32，并且所述寄存器的数据尺寸包括字或双字中的一个或多个。

11.一种计算机可读介质，包括存储于其上的指令，所述指令如果由处理器执行，使所述处理器用于：

执行编译器，所述编译器用于：

接收用于由图形处理单元GPU执行的程序；

标识提供对输出缓冲器的部分更新的两个或更多个指令的组；

标识所述组中用于触发转移的指令；

将指令的所述组格式化以用于由所述GPU的执行流水线执行；以及

存储机器可执行格式的指令的所述组。

12.如权利要求11所述的计算机可读介质，其中，标识提供对输出缓冲器的部分更新的两个或更多个指令的组引起将来自所述两个或更多个指令的组的执行的输出写入中间缓冲器。

13.如权利要求11所述的计算机可读介质，其中，标识所述组中用于触发转移的指令引起将来自所述指令的执行的输出写入中间缓冲器并且将所述中间缓冲器的内容复制到所述输出缓冲器。

14.如权利要求11所述的计算机可读介质，其中，对于对所述输出缓冲器的部分更新而非全部更新，所述编译器用于：

形成引起将所述输出缓冲器的内容复制到中间缓冲器的指令；

形成包括引起将所述输出缓冲器的内容复制到所述中间缓冲器的所述指令和提供对所述输出缓冲器的部分更新而非全部更新的指令的组；以及

标识包括引起将所述输出缓冲器的内容复制到所述中间缓冲器的所述指令和提供对所述输出缓冲器的部分更新而非全部更新以触发转移的所述指令的组。