[发明专利]功率MOS驱动电路

说明书

本申请公开了一种功率MOS驱动电路，包括：第二NMOS晶体管NM2、第三NMOS晶体管NM3以及设置于第二NMOS晶体管NM2和第三NMOS晶体管NM3之间的钳位电路3，其中第二NMOS晶体管NM2的源极和第三NMOS晶体管NM3的漏极相连，用于产生输出控制方波；以及钳位电路3用于限制输出控制方波的高电平。

技术领域

本申请涉及功率MOS驱动电路技术领域，特别是涉及一种功率MOS驱动电路。

背景技术

功率MOS作为电子开关器件，其具有开关速度快、导通损耗低以及制作成本低廉等特点，广泛应用于电池充电器、电源适配器等诸多电源领域。几乎所有的电源产品都离不开电子开关，而功率MOS作为当前应用最广泛的电子开关，如何在使用中匹配功率MOS的器件特性就成为了一个重要的研究方向，而这其中如何保证功率MOS的可靠性就显得极为重要。

当前的绝大部分功率MOS开关的栅极和源极的击穿电压都不会超过30V。功率MOS开关的器件特性是当栅源极电压越高，其导通电阻越小，作为开关的损耗就会越小，系统效率就会越高；反之，当栅源极电压越低，其导通电阻越大，作为开关的损耗就会越大，系统效率就会越低。在实际应用中，需要选择合适的驱动电压(一般控制在10V～20V)，既保证了导通损耗过小，又不会导致功率MOS的栅源电压过高而击穿损坏。

传统功率MOS开关的驱动电路采用图2所示的结构，此结构用齐纳二极管解决了电源VCC过高时输出方波高电平的问题。但是，当VCC过低时，由于NMOS晶体管NM2导通阈值VTH的影响，输出方波高电平会比VCC低一个NM2晶体管的阈值Vth，即为VCC-Vth。

针对此问题，参考图3所示，传统功率MOS开关的驱动电路进行优化，在第二NMOS晶体管NM2晶体管上并联一个PMOS晶体管PM2。当电源VCC过低时，打开第二NMOS晶体管NM2的同时打开PM2，将输出方波高电平钳位在VCC。这个方案解决了VCC过低时的驱动电压问题，不过PMOS晶体管的电流能力大约是NMOS晶体管的1/3，所以在提供相同驱动能力的前提下，PMOS需要占据更多的面积，成本更高。

针对上述的现有技术中存在的现有的解决功率MOS驱动电路中电源VCC的电压过低时无法启动功率MOS开关的方案中，存在功率MOS驱动电路的成本变高以及功耗大的技术问题，目前尚未提出有效的解决方案。

发明内容

本公开提供了一种功率MOS驱动电路，以解决现有技术中存在的现有的解决功率MOS驱动电路中电源VCC的电压过低时无法启动功率MOS开关的方案中，存在功率MOS驱动电路的成本变高以及功耗大的技术问题。

根据本申请的一个方面，提供了一种功率MOS驱动电路，包括：第二NMOS晶体管、第三NMOS晶体管以及设置于第二NMOS晶体管和第三NMOS晶体管之间的钳位电路，其中第二NMOS晶体管的源极和第三NMOS晶体管的漏极相连，用于产生输出控制方波；以及钳位电路用于限制输出控制方波的高电平。

从而通过本申请实施例提供的一种功率MOS驱动电路，通过第二NMOS晶体管源极和第三NMOS晶体管的漏极连接，输出用于启动开关的输出控制方波。其中第二NMOS晶体管用于输出控制方波的高电平，第三NMOS晶体管用于输出控制方波的低电平。并且本发明还在第二NMOS晶体管和第三NMOS晶体管的连接处设置有钳位电路，其中钳位电路用于控制输出控制方波的高电平。达到了防止输出控制方波的高电平过高导致功率MOS开关的栅极击穿的技术效果。并且本发明通过简单的电路结构，实现了对于功率MOS栅极驱动的高低压钳位设置，高压防止功率MOS开关的栅极击穿，低压防止驱动过低导致的功率MOS开关导通损耗过大，从而达到了既节省了电路的面积和成本，又提供了足够的驱动能力的技术效果。进而解决了现有技术中存在的现有的解决功率MOS驱动电路中电源VCC的电压过低时无法启动功率MOS开关的方案中，存在功率MOS驱动电路的成本变高以及功耗大的技术问题。