[发明专利]一种沟槽MOSFET的制作方法

说明书

本发明公开了一种沟槽MOSFET的制作方法，所述制作方法如下：在衬底的上表面生长外延层；在外延层之中形成沟槽；采用高温氧化的工艺方法在沟槽的表面生长栅氧化层，然后淀积多晶硅；去除掉沟槽之外的多晶硅，然后在外延层的表层之中注入硼原子，以及对预设区域的外延层的表层之中注入砷原子或(和)锑原子；高温退火形成P型扩散区和N型扩散区，且N型扩散区位于P型扩散区的表层之中；本发明的有益效果是：本发明减少了高温处理工艺，从而减小了高温处理工艺过程中衬底中的掺杂物质向外延层中的扩散，因此可以得到比现有技术更高的击穿电压，或在实现同样击穿电压的情况下可以得到更小的单位面积导通电阻。

技术领域

本发明属于半导体器件制造技术领域，具体涉及一种沟槽MOSFET的制作方法。

背景技术

MOSFET芯片是一种分立器件，属于半导体功率器件范畴，与集成电路同属于半导体芯片领域，MOSFET的最关键指标参数包括击穿电压(特指漏源击穿电压)、导通电阻和阈值电压(口语中也称之为开启电压)，通常情况下，击穿电压越大越好，导通电阻越小越好。为实现其标称的击穿电压，MOSFET芯片内部结构中都采用特定电阻率、特定厚度的外延层来承压，通常所需实现的击穿电压越高，外延层的电阻率或(和)厚度也就越大，芯片的单位面积的导通电阻随之也越大，所以说，单位面积的导通电阻与击穿电压是一对互为矛盾的参数；最大程度的减小MOSFET芯片的导通电阻，是芯片研发工程师最重要的工作之一，为减小MOSFET芯片的导通电阻，最直接的方法是增大芯片的面积，但这种方法也最直接的增加了芯片的成本，所以说，最大程度的改善单位面积的导通电阻，才是芯片研发工程师的职责所在。

按照其标称的击穿电压，可将MOSFET芯片分类为低压MOSFET、中压MOSFET和高压MOSFET，其中高压MOSFET的击穿电压大于200伏，中、低压MOSFET小于或等于200伏，低压MOSFET小于60伏；相比高压MOSFET，中、低压MOSFET的单位面积的导通电阻比较小，可以实现比高压MOSFET更大的工作电流。

按照其物理结构，可将MOSFET芯片分类为平面MOSFET和沟槽MOSFET两个大类，这两种MOSFET的电流路径都是纵向的，即工作电流从芯片的正面流至背面或由芯片的背面流至正面，但二者的导电沟道不同，前者的导电沟道横向的位于芯片表层，后者的导电沟道纵向的位于芯片表层、沿竖直的沟槽分布，因此在同等芯片面积的情况下，后者的导电沟道的密度更大，电流密度也就更大，单位面积的导通电阻也就更小，所以，中、低压MOSFET芯片大都采用沟槽MOSFET结构，从而实现超小的导通电阻和超大的工作电流，通常的，中、低压沟槽MOSFET芯片的导通电阻为0.5-50毫欧，工作电流为1-300安培。

本发明只研究沟槽MOSFET，不适用于平面MOSFET；按照其导电类型，可将MOSFET芯片分类为N型MOSFET和P型MOSFET，N型MOSFET的导电沟道为N型，多数载流子(多子)是电子，P型MOSFET的导电沟道为P型，多数载流子(多子)是空穴，电子的迁移率约等于空穴的迁移率的2.8倍，即电子的移动速度比空穴快，所以N型MOSFET比P型MOSFET的电流密度更大，单位面积的导通电阻更小，在实践应用中，N型MOSFET的使用率更高；本发明的正文及本发明实施例的陈述，都是以N型MOSFET为实例。

现有技术中，制作沟槽MOSFET的工艺流程为，在衬底的上表面生长外延层，然后在外延层之中形成沟槽，然后采用高温氧化的工艺方法在沟槽表面生长栅氧化层，然后淀积多晶硅并去除沟槽之外的多晶硅(保留沟槽内的多晶硅即作为MOSFET的栅)，然后采用离子注入、高温退火的工艺方法形成体区，然后采用离子注入、高温退火的工艺方法形成源。