[发明专利]半导体结构的形成方法

说明书

一种半导体结构的形成方法，包括：提供衬底，衬底包括第一区和第二区；在第一区的衬底上形成第一掩膜结构；在第二区的衬底内形成第二鳍部材料层；在第二鳍部材料层上形成第二掩膜结构，第二掩膜结构与第一掩膜结构的材料不同；在第一掩膜结构和第二掩膜结构上形成若干分立排布的鳍部图形；以鳍部图形为掩膜，刻蚀第二掩膜结构和第二鳍部材料层，在第二区的衬底上形成第二鳍部；形成覆盖第二鳍部侧壁的保护层；以鳍部图形为掩膜，刻蚀第一掩膜结构和第一区的衬底，在第一区的衬底上形成第一鳍部。本发明实施例提供的半导体结构的形成方法，能分别形成NMOS区和PMOS区上的鳍部，有利于提高半导体结构的性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。

背景技术

随着集成电路的集成度不断提高，器件的尺寸不断减小，传统的平面的CMOS(互补金属氧化物半导体)器件很难继续减小关键尺寸，立体器件如FINFET(鳍式场效应晶体管)以及纳米线沟道器件渐渐成为主流趋势。

在CMOS集成电路中，载流子的迁移率会影响沟道中电流的大小，载流子的迁移率是影响场效应晶体管性能的主要因素。通常，CMOS集成电路制造技术中，硅中增强的电子迁移率将改善NMOS(n型金属氧化物半导体)器件的性能，而硅锗中的增强的空穴迁移率将改善PMOS(p型金属氧化物半导体)器件的性能。

然而，现有技术形成的CMOS器件的性能仍有待提升。

发明内容

本发明解决的技术问题是提供一种半导体结构的形成方法，有利于提升形成的半导体结构的性能。

为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括相邻的第一区和第二区；在所述第一区的所述衬底上形成第一掩膜结构；在所述第二区的所述衬底内形成第二鳍部材料层，所述第二鳍部材料层的顶部表面与所述第一区的衬底的顶部表面齐平；在所述第二鳍部材料层上形成第二掩膜结构，所述第二掩膜结构与所述第一掩膜结构的材料不同；在所述第一掩膜结构和所述第二掩膜结构上形成若干分立排布的鳍部图形；以所述鳍部图形为掩膜，刻蚀所述第二掩膜结构和所述第二鳍部材料层，至露出所述衬底的表面，在所述第二区的衬底上形成第二鳍部；形成覆盖所述第二鳍部侧壁的保护层；以所述鳍部图形为掩膜，刻蚀所述第一掩膜结构和所述第一区的衬底，在所述第一区的衬底上形成第一鳍部。

可选的，所述第一掩膜结构包括：位于所述第一区的衬底表面的第一掩膜层和位于所述第一掩膜层表面的第二掩膜层。

可选的，所述第二掩膜层和所述第一掩膜层的材料不同，所述第一掩膜层的材料为氮化硅、氮氧化硅、碳氧化硅或碳氮氧化硅；所述第二掩膜层的材料为碳化硅、氮氧化硅、碳氧化硅或碳氮氧化硅。

可选的，还包括：在所述第二掩膜层上形成第三掩膜层。

可选的，形成所述第一掩膜结构和所述第三掩膜层的步骤包括：在所述第一区和第二区的衬底上依次形成第一掩膜材料膜、第二掩膜材料膜以及第三掩膜材料膜；在所述第三掩膜材料膜上形成图形化层，所述图形化层位于所述第一区的所述第三掩膜材料膜上；以所述图形化层为掩膜，刻蚀所述第三掩膜材料膜、所述第二掩膜材料膜和所述第一掩膜材料膜，直至暴露出所述第二区的所述衬底表面。

可选的，在所述第二区的所述衬底内形成第二鳍部材料层的步骤包括：以所述第三掩膜层和所述第一掩膜结构为掩膜，刻蚀所述第二区的所述衬底，在所述第二区的所述衬底内形成第一开口；在所述第一开口内形成初始第二鳍部材料层，所述初始第二鳍部材料层的顶部表面与所述第三掩膜层的顶部表面齐平；刻蚀所述初始第二鳍部材料层，至所述初始第二鳍部材料层的顶部表面与所述第一区的衬底的顶部表面齐平，形成第二鳍部材料层。

可选的，所述第二掩膜结构包括：第四掩膜层；所述第四掩膜层的材料包括氧化硅。