[发明专利]半导体结构的形成方法

说明书

一种半导体结构的形成方法，包括：提供衬底；在衬底上形成若干分立的纳米结构，相邻的纳米结构之间具有凹槽；在衬底上形成第一介质层和初始隔离结构，所述第一介质层的顶部表面低于所述纳米结构的顶部表面，且所述第一介质层位于所述初始隔离结构部分侧壁表面，所述初始隔离结构位于至少一个所述凹槽内；对第一介质层暴露出的所述初始隔离结构进行刻蚀，形成隔离结构。所述方法形成的半导体结构性能得到提升。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。

背景技术

半导体集成电路(IC)产业经历了指数增长。在IC演化过程中，功能密度(即，每芯片面积的互连器件的数量)已经普遍增大，而几何尺寸(即，可以使用制造工艺产生的最小组件或线)已经减小。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。这种按比例缩小也增加了处理和制造IC的复杂性。

在一些IC设计中，随着技术节点缩小，实现的一个优势为：在部件尺寸缩小的情况下，用金属栅极来替换典型的多晶硅栅极以提高器件性能。形成金属栅极的一个工艺被称为替换栅极或者“后栅极”工艺，其中，“最后”制造金属栅极，这允许降低随后工艺的数量，包括在形成栅极之后必须实施的高温处理。

然而，实施这些IC制造工艺还具有一系列的挑战，特别是对于先进工艺节点中的按比例缩小的IC部件，诸如N10，N5等。其中，一个挑战是在替换之后，如何有效地对金属栅极进行隔离。

发明内容

本发明解决的技术问题是提供一种半导体结构的形成方法，以提升半导体结构的性能。

为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供衬底；在衬底上形成若干分立的纳米结构，相邻的纳米结构之间具有凹槽；在衬底上形成第一介质层和初始隔离结构，所述第一介质层的顶部表面低于所述纳米结构的顶部表面，且所述第一介质层位于所述初始隔离结构部分侧壁表面，所述初始隔离结构位于至少一个所述凹槽内；对第一介质层暴露出的所述初始隔离结构进行刻蚀，形成隔离结构。

可选的，所述初始隔离结构和第一介质层的形成方法包括：在衬底上形成初始第一介质层，所述初始第一介质层位于所述凹槽内；在初始第一介质层上形成图形化的掩膜结构，所述掩膜结构暴露出部分所述凹槽内的初始第一介质层表面；以所述掩膜结构为掩膜刻蚀所述初始第一介质层，直至暴露出衬底表面，在初始第一介质层内形成隔离开口；在隔离开口内形成所述初始隔离结构；形成初始隔离结构之后，回刻蚀所述初始第一介质层，形成第一介质层，所述第一介质层暴露出部分所述初始隔离结构，且所述第一介质层顶部表面低于所述纳米结构顶部表面。

可选的，所述初始隔离结构在所述纳米结构的排列方向上具有第一尺寸，所述隔离结构在所述纳米结构的排列方向上具有第二尺寸，所述第二尺寸小于所述第一尺寸。

可选的，所述第一尺寸的范围为大于10纳米；所述第二尺寸的范围为1纳米～5纳米。

可选的，对所述初始隔离结构进行刻蚀的工艺包括各向同性干法刻蚀工艺或各向同性湿法刻蚀工艺。

可选的，所述各向同性干法刻蚀工艺的刻蚀气体包括：四氟化碳和氩气，或者四氟化碳和氦气。

可选的，所述纳米结构包括：第一区、位于第一区上的第二区以及位于第二区上的第三区；所述第一区包括底层纳米线，所述第一介质层位于第一区侧壁且所述第一介质层低于所述第二区的底部平面；所述第二区包括若干复合层，所述复合层包括牺牲层和位于牺牲层上的纳米线；所述第三区包括顶层牺牲层。

可选的，所述顶层牺牲层的厚度大于所述牺牲层的厚度；所述顶层牺牲层的厚度大于所述牺牲层的厚度范围为3纳米～10纳米。

可选的，形成隔离结构之后，还包括：在衬底上形成栅极结构，所述栅极结构横跨所述纳米结构，且所述隔离结构隔离相邻的栅极结构。

可选的，所述栅极结构的材料包括金属。