[发明专利]分频电路、多模分频器、锁相环电路以及电缆

权利要求书

1.一种分频电路，其特征在于，包括：

第一触发器，包括主锁存器以及与所述主锁存器电连接的从锁存器，所述第一触发器的正相输出端输入至自身的数据端；

第二触发器，所述第一触发器的正相输出端输入至所述第二触发器的数据端，待分频的第一时钟信号分别输入至所述第一触发器的时钟端以及所述第二触发器的时钟端；

调频控制单元，所述调频控制单元包括开关管控制电路以及逻辑门电路；所述第二触发器通过所述开关控制电路与所述从锁存器的数据输入端连接；所述逻辑门电路的输入端与所述第一触发器的输出端、以及模式控制信号端连接；所述逻辑门电路的输出端与所述开关管控制电路连接，所述逻辑门通过控制所述开关管控制电路的开关状态，控制所述第二触发器与从锁存器的数据输入端连接，以形成脉冲消减网络。

2.根据权利要求1所述的分频电路，其特征在于，所述分频电路还包括：

第三触发器，与所述第一触发器以及所述调频控制单元电连接，所述第一触发器的反相输出端输入至所述第三触发器的时钟端，所述第三触发器的正相输出端输入至自身的数据端，所述第三触发器的反相输出端通过所述逻辑门电路与所述开关管控制电路电连接。

3.根据权利要求2所述的分频电路，其特征在于，所述开关管控制电路包括第一开关管以及第二开关管，所述第三触发器的输出端以及模式控制信号通过所述逻辑门与所述第一开关管电连接，所述第二开关管与所述第一开关管串联连接，所述第二触发器的输出端与所述第二开关管电连接。

4.根据权利要求3所述的分频电路，其特征在于，所述第一开关管包括NMOS管，所述逻辑门电路包括或非门，所述第三触发器的反相输出端以及模式控制信号输入所述或非门后输入至所述第一开关管的栅极，以使所述模式控制信号为高电平时，所述第一开关管处于截止状态。

5.根据权利要求4所述的分频电路，其特征在于，所述第二开关管包括PMOS管，所述第二开关管的源极与所述从锁存器以及所述主锁存器电连接，所述第一开关管的源极与所述第二开关管的漏极电连接，所述第一开关管的漏极接地，所述第二触发器的正相输出端输入至所述第二开关管的栅极，以使当所述模式控制信号为低电平时，所述第二触发器与所述第二开关管形成脉冲消减网络。

6.一种多模分频器，其特征在于，所述多模分频器具有如权利要求1-5任一项所述的分频电路。

7.根据权利要求6所述的多模分频器，其特征在于，所述多模分频器还包括串联连接的第一2分频电路、第一2/3分频电路，第二2/3分频电路以及第二2分频电路，待分频的第二时钟信号输入至所述第一2分频电路的时钟端，分频后的信号从所述第二2分频电路的输出端输出。

8.根据权利要求7所述的多模分频器，其特征在于，所述第一2分频电路以及第二2分频电路各具有一个触发器，所述第一2/3分频电路以及第二2/3分频电路各具有两个触发器。

9.一种锁相环电路，其特征在于，所述锁相环电路具有如权利要求1-5任一项所述的分频电路；或者

所述锁相环电路具有如权利要求6-8任一项所述的多模分频器。

10.一种电缆，其特征在于，所述电缆包括线体以及收发器，所述收发器包括如权利要求9所述的锁相环电路。