[发明专利]主动开关阵列基板、薄膜晶体管阵列基板的制造方法

说明书

本申请提供一种主动开关阵列基板的制造方法，在第一次湿法刻蚀金属层或者第二次湿法刻蚀金属层后，首先对光阻进行干法刻蚀，减小光阻体积，进而使得被光阻遮住的因受临界尺寸损失影响横截面积小于其上的光阻横截面积的金属层与光阻的边缘宽度差减小，进而减小“尾巴”现象，提高主动开关阵列基板上的器件性能稳定性。

技术领域

本申请涉及显示技术领域，尤其涉及一种主动开关阵列基板、薄膜晶体管阵列基板的制造方法。

背景技术

液晶显示器等显示器件上的每一像素单元都是由集成在其后的主动开关元件例如薄膜晶体管(TFT，Thin Film Transistor)来驱动。TFT阵列基板通常包括基板、排布于基板上的薄膜晶体管、钝化层以及像素电极。随着显示技术发展，TFT阵列基板制程已由最初的7光罩(7Mask)过程逐渐发展至现在主流的4光罩(4Mask)过程，大大降低了显示器件的生产成本。4Mask制程中，关键工艺在于第二道光罩工艺，要进行两次湿法刻蚀以及两次干法刻蚀，进而形成薄膜晶体管的源极、漏极以及源极与漏极之间的导电沟道。两次湿法刻蚀以及两次干法刻蚀后的TFT阵列基板主要结构通常包括，基板100’、形成于基板上的栅极200’、覆盖栅极200’的栅绝缘层300’、形成于栅绝缘层300’上且与所述栅极300’相对的有源层400’，形成于有源层400’两端上的间断的掺杂层500’以及形成于掺杂层500’上的源极610’以及漏极620’，参考图1。但是相关技术在第一次湿法刻蚀金属层600’(金属层600’刻蚀最终后形成源极610’以及漏极620’等线路结构)后，先进行掺杂层400’以及有源层500’的干法刻蚀再进行光阻(PR)灰化，如图2至图4所示。参考图2，第一次湿法刻蚀金属层600’产生临界尺寸损失(CD LOSS，Critical Dimension Loss)，再经过其上的光阻做掩膜刻蚀金属层600’下的掺杂层400’以及有源层500’(参考图3)，就会使得第一次湿法刻蚀后金属层600’(金属层之后形成源极以及漏极等线路结构)边缘外也有较多掺杂层400’以及有源层500’，即在金属层600’边缘外存在较宽掺杂层400’以及有源层500’形成的尾巴(Tail)，而形成有较宽Tail的显示器件的TFT阵列基板很可能会因吸光，而在源极与漏极之间产生漏电流，造成基于TFT阵列基板的显示器件性能不稳定。

发明内容

本申请的目的是为了解决上述显示器件性能不稳定的技术问题，提供一种主动开关阵列基板的制造方法。

为实现上述目的，本申请采用以下技术方案：

一种主动开关阵列基板的制造方法，包括：

提供基板，并通过第一道光罩在基板上形成栅极；

沉积栅绝缘层覆盖所述栅极以及基板，并在所述栅绝缘层上方依次形成有源层以及金属层；

在所述金属层上涂布光阻，并通过第二道光罩图案化所述光阻，获得第一图案化光阻；

以所述第一图案化光阻为掩膜，对所述金属层进行第一次湿法刻蚀以去除所述第一图案化光阻外侧所露出的金属层，其中所述第一次湿法刻蚀所述金属层的持续时间为60-90秒；

第一次干法刻蚀所述第一图案化光阻，以获得第二图案化光阻并露出所述金属层上待形成源极以及漏极区域之间的区域，同时去除所述金属层外侧所露出的有源层、所述栅绝缘层；

以所述第二图案化光阻为掩膜，对所述金属层进行第二次湿法刻蚀以去除待形成源极以及漏极之间的区域，第二次湿法刻蚀形成所述源极和漏极并露出所述有源层；

以所述第二图案化光阻为掩膜，进行第二次干法刻蚀所述有源层以形成导电沟道；

去除所述第二图案化光阻、并完成第二绝缘层和电极层的制备。

此外，本申请另一实施例提供的一种主动开关阵列基板的制造方法，其包括：

提供基板，并通过第一道光罩在基板上形成栅极；