[发明专利]一种电流型电平跳变监测单元

说明书

本发明公开了一种电流型电平跳变监测单元，用于自适应电压频率调节调整技术中监测晚到的数据跳变，其特征在于包括：充电路径单元1、充电路径单元2、可控开关M9、反相器U1和高阈值缓冲器U2。本发明跳变监测单元在响应时间和最低工作电压两方面有明显的优势，能在低至近阈值区稳定工作，从而使电压调节的范围扩大至近阈值区，整体功耗收益较大；此外，它的响应时间很短，能在极短时间监测到时钟高电平期间的数据跳变情况。

技术领域

本发明涉及一种应用于自适应电压技术中的基于电流型电平跳变监测单元，该电路可以用于自适应电压调整技术，用于对电路时序错误的监测，从而对时序违反发出预警，并避免时序错误的产生。整个电路用纯数字逻辑实现，属于集成电路设计领域。

背景技术

随着集成电路的规模与计算能力的不断增长，以及物联网、嵌入式设备、移动终端、超级计算机与数据中心等应用场景对器件的能耗提出的越来越高的要求。在物联网应用中，终端设备往往需要较长的续航时间，因此，能耗对于物联网设备的生存能力与功能完整性起着至关重要的作用。对于移动终端来说，对于其待机时间提出了较高的要求，但由于近年电池技术发展缓慢，所以器件功耗成为影响移动互联时代用户体验的重要因素。对于超级计算机和数据中心，计算机性能的向上扩展也受到能耗的严重制约。

发展高能效集成电路，是解决计算系统能耗问题的一个重要手段，而降低芯片的工作电压能极大地降低芯片的功耗，因此，如何进一步降低芯片工作电压从而实现能效跨越式提升成为亟需解决的问题之一。

近阈值集成电路设计通过将芯片或电路的供电电压降低到接近晶体管阈值电压水平，能取得大幅度的效能提升，被认为是未来提升计算效能最有前景的技术之一。

近阈值技术在带来大幅芯片能效提升的同时，同样对设计者提出了挑战。近阈值技术的应用中，集成电路的性能受工艺(Process)、电压(Voltage)、温度(Temperature)偏差，即PVT偏差的影响。使得电路的延时分布较大，进而导致路径延时的偏差成倍增加。为了保证芯片在各个条件下都能稳定地工作，传统设计者通常需要预留大量的时序余量以满足最坏情况下的时序约束。同时，为了防止电路老化、随机噪声、1/f噪声等因素的影响，设计者也需要在设计过程中留下一些余量。这就造成了性能和功耗的极大浪费，大大削弱了近阈值设计所带来的能效提升。

为降低电路这种过多的设计余量，更好的释放宽电压设计的潜能，克服低电压下的PVT偏差剧烈的问题，自适应电压频率调节(Adaptive Voltage Frequency Scaling，AVFS)技术应运而生。在芯片实际运行的情况中，出现极端环境的概率极低，而自适应电压设计方案根据工作环境的不同可以自适应地调节芯片的工作电压和频率，既可以保证芯片功能的正确性，也可以尽可能地减少芯片预留的设计余量，从而达到节省功耗的目的。

自适应电压频率调节技术的核心是通过在线监测电路的时序情况，并根据时序松紧情况实时调节控制芯片工作电压/频率，当前自适应电压设计的研究，尤其宽电压下的自适应电压技术以直接监测法为主。直接监测最典型的代表是密歇根大学研究的Razor系列，然而该方法通常将关键路径末端触发器替换为时序监测单元和锁存器。

时序监测可通过跳变监测器实现，它可以监测是否存在晚到的数据跳变。一个合格的跳变单元应具有如下几个特点：一是，有效监测电路时序，因为监测单元模块最核心的功能就是监测电路时序；二是，对于原设计时序影响尽可能小，因为基于错误预测的原地监测方法需要插入监测单元模块到原设计中，需要对原设计进行修改，会影响被插入路径的时序；三是，面积开销尽可能的小。而本发明完全符合这三点的要求。

发明内容

发明目的：

本发明的发明目的是提供一种稳定、快速、面积代价小的时序监测单元，来监测晚到的数据跳变情况，为自适应电压频率调节提供时序是否违规的信息。

技术方案：