[发明专利]一种单电子记忆胞及其制造方法

说明书

本发明公开了一种单电子记忆胞，包括：单电子晶体管、金氧半场效晶体管和硅基底，单电子晶体管位于金氧半场效晶体管上方，硅基底上表面设有绝缘体；所述单电子晶体管包括字符线、纳米线、悬浮点、能量障壁和控制闸，字符线、纳米线、悬浮点、能力障壁和控制闸均位于硅基底上方绝缘体的同一平面上；所述金氧半场效晶体管包括源极、通道和汲极，通道位于悬浮点的正下面，通道与悬浮点之间有所述绝缘体。通过上述方式，本发明能够使单电子晶体管与金氧半场效晶体管结合，单电子穿隧效应与库伦阻塞效应互相配合且发挥功能。

技术领域

本发明涉及记忆元件领域，特别是涉及一种单电子记忆胞及其制造方法。

背景技术

含有悬浮点的硅单电子内存是含有floatng dot的金氧半场效晶体管MOSFET，采用硅基底(Si substrate)且由控制闸极(control gate)、二氧化硅(SiO₂)、悬浮点(floating dot)、源极(source)、通道(channel)、汲极(drain)共同组成。因利用控制闸极电压(V_CG)来控制floating dot的电荷特性，且可存留荷一段，系存一位(bit)且有retention time，由于V_CG＞0以致floating dot的电荷是电子，且得知于V_DS＝500mv与T＝300K的I_d-V_CG特性曲线，所以该组件可称为含有悬浮点的室温型硅单电子内存。

由于control gate与floating dot都是掺杂的多晶硅(poly-Si)系属于导体，两者之间的SiO₂属于绝缘体，且于floating与Si-channel之间也有SiO₂(tunnel gate)，而source与channel与drain的电荷都相同特性时，则该MOSFET于on状态否则于off状态，以致控制闸极电压对悬浮点的储存位与组件的是否导通，都有重要的影响。因为控制闸极电压比较大，在高密集度时会造成比较严重的耗电与散热的问题。并且SiO₂的尺寸比较大，造成单电子操作的困难性。

适宜的VCONTROL GATE会使floating dot储存其感应电荷，并且造成临界电压(V_TH)与汲极电流(I_d)的改变，因为有磁滞现象系已经储存电荷，所以可作为内存，由于V_CG＜+6.0v,V_DS＝500mv,T＝300K，以致该组件可作为室温型单电子内存，但是电源电压比较高与SiO₂尺寸比较大，其耗电与散热与单电子运作等问题，比较不符合未来的应用要求。如果没有floating dot就没有V_TH与I_d的改变，就没有磁滞现象无法储存电荷，而无法成为内存，并且有悬浮点的汲极电流(I_d)小于没有悬浮点的汲极电流(I_d)，系memory与MOSFET的不同。

发明内容

本发明主要解决的技术问题是提供一种单电子记忆胞及其制造方法，能够使单电子晶体管与金氧半场效晶体管有效结合，单电子穿隧效应与库伦阻塞效应互相配合且发挥功能。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种单电子记忆胞，包括：单电子晶体管、金氧半场效晶体管和硅基底，单电子晶体管位于金氧半场效晶体管上方，硅基底上表面设有绝缘体；所述单电子晶体管包括字符线、纳米线、悬浮点、能量障壁和控制闸，字符线、纳米线、悬浮点、能力障壁和控制闸均位于硅基底上方绝缘体的同一平面上；所述金氧半场效晶体管包括源极、通道和汲极，通道位于悬浮点的正下面，通道与悬浮点之间有所述绝缘体。

进一步，所述单电子晶体管的电源为字符线电压，所述字符线与控制闸各接于电源的两端。