[发明专利]带宽控制设备、多线程控制器系统及访存带宽控制方法

权利要求书

1.一种带宽控制设备，其特征在于，所述带宽控制设备分别与多级高速缓存cache中的最后一级高速缓存LLC以及至少一个处理器核连接，所述至少一个处理器核支持多线程，所述至少一个处理器核与所述多级cache相通信；

所述带宽控制设备用于获取所述LLC向下级存储单元发送的第一访存指令，其中，所述第一访存指令携带有生成所述第一访存指令的第一处理器核的第一核标识以及所述第一处理器核所运行的、生成所述第一访存指令的第一线程的第一线程标识；

所述带宽控制设备用于确定所述第一线程标识对应的第一处理优先级，并根据所述第一处理优先级确定所述第一线程在预设时钟周期后发送访存指令的限制率；

所述带宽控制设备用于向所述第一处理器核发送所述限制率，指示所述处理器核根据所述限制率，限制所述第一线程在预设时钟周期后发送访存指令的数量。

2.根据权利要求1所述的带宽控制设备，其特征在于，所述带宽控制设备包括多个控制计算单元，所述多个控制计算单元中的至少一个处于运行状态，处于运行状态的控制计算单元的数量与多线程处理器系统支持的所有线程的所有处理优先级的数量相同，处于运行状态的控制计算单元与所述处理优先级一一对应；

所述带宽控制设备用于确定所述第一处理优先级对应的第一控制计算单元；

所述带宽控制设备用于利用所述第一控制计算单元，计算所述第一线程在预设时钟周期后发送访存指令的限制率。

3.根据权利要求2所述的带宽控制设备，其特征在于，所述第一控制计算单元包括令牌发生器、令牌计数器以及限制率计算单元，所述令牌发生器与所述限制率计算单元均与所述令牌计数器连接；

其中，所述令牌发生器用于为属于第一优先级的每一个线程生成对应令牌，生成令牌的生成周期与所述第一优先级对应的访存指令的预设发送周期相同；

所述令牌计数器用于在接收到所述令牌发生器为所述第一线程新生成的令牌时，将所述第一线程的令牌当前数量加一；

所述令牌计数器还用于在所述LLC向下级存储单元发送所述第一线程的访存指令时，将所述第一线程的令牌当前数量减一；

所述限制率计算单元用于计算当前时钟周期内所述第一线程的令牌初始数量与所述第一线程的令牌当前数量的差值，并根据所述差值计算所述第一线程的在预设时钟周期后发送访存指令的限制率。

4.根据权利要求3所述的带宽控制设备，其特征在于，

所述限制率计算单元用于根据当前时钟周期中所述第一线程的所述令牌初始数量与所述第一线程的所述令牌当前数量的差值，与最近的一个或多个时钟周期中所述第一线程的所述令牌初始数量与所述第一线程的所述令牌当前数量的差值，计算限制率变化量；

所述限制率计算单元用于计算历史限制率与所述限制率变化量的加和，所述加和为所述第一线程在预设时钟周期后发送访存指令的限制率。

5.一种多线程处理器系统，其特征在于，包括至少一个处理器核、多级高速缓存cache以及如权利要求1-4任一项所述的带宽控制设备，所述至少一个处理器核支持多线程，所述至少一个处理器核与所述多级cache相通信，所述多级cache包括最后一级高速缓存LLC，所述LLC以及所述至少一个处理器核均与所述带宽控制设备连接。

6.根据权利要求5所述的多线程处理器系统，其特征在于，所述处理器核包括指令输出逻辑模块和执行/访存单元，所述指令输出逻辑模块与所述执行/访存单元连接，所述指令输出逻辑模块内设置有发射限制模块；

所述处理器核中的发射限制模块用于接收所述带宽控制设备发送的限制率，指示所述发射限制模块根据限制率限制所述第一线程在预设时钟周期后发送访存指令的数量。