[发明专利]带宽控制设备、多线程控制器系统及访存带宽控制方法

说明书

本申请提供一种带宽控制设备、多线程控制器系统及访存带宽控制方法，带宽控制设备分别与LLC以及处理器核连接，处理器核支持多线程，处理器核与多级cache相通信；带宽控制设备用于获取LLC向下级存储单元发送的第一访存指令；带宽控制设备用于确定第一线程标识对应的第一处理优先级，并确定第一线程在预设时钟周期后发送访存指令的限制率；带宽控制设备用于向第一处理器核发送限制率，指示处理器核根据限制率，限制第一线程在预设时钟周期发送访存指令的数量。在处理器核的环节就实现了对低优先级的线程的访存带宽的限制，使得高优先级的线程生成访存指令在cache中可使用的缓存资源更多，兼顾对低优先级线程的带宽资源限制以及高优先级线程的顺畅运行。

技术领域

本申请涉及计算机领域，具体而言，涉及一种带宽控制设备、多线程控制器系统及访存带宽控制方法。

背景技术

在多核多线程处理器中，支持服务质量(Quality of Service，简称QoS)的缓存cache带宽管理能够使程序更有秩序的执行。QoS通过限制低优先级线程占有的带宽资源，从而为高优先级线程提供更好的服务。

然而在实际中，多个线程在处理器的多级cache系统中常常共享多种资源，存在线程之间的资源竞争。由于最后一级高速缓存(Last level cache，简称LLC)需要对多个处理器核以及多个线程进行服务，使得LLC中的资源竞争尤为激烈。另一方面，在LLC中对低优先级线程进行限制，反而使得低优先级线程常去占有LLC中的各种资源，从而导致高优先级线程的可用资源较少，甚至因为资源被占用而导致高优先级线程的请求被阻塞。因此，现有技术无法在限制低优先级线程的带宽资源的同时，不干扰高优先级线程的运行。

发明内容

本申请实施例的目的在于提供一种带宽控制设备、多线程控制器系统及访存带宽控制方法，用以改善现有技术无法在限制低优先级线程的带宽资源的同时，不干扰高优先级线程的运行的问题。

第一方面，本申请实施例提供了一种带宽控制设备，所述带宽控制设备分别与多级高速缓存cache中的最后一级高速缓存LLC以及至少一个处理器核连接，所述至少一个处理器核支持多线程，所述至少一个处理器核与所述多级cache相通信；所述带宽控制设备用于获取所述LLC向下级存储单元发送的第一访存指令，其中，所述第一访存指令携带有生成所述第一访存指令的第一处理器核的第一核标识以及所述第一处理器核所运行的、生成所述第一访存指令的第一线程的第一线程标识；所述带宽控制设备用于确定所述第一线程标识对应的第一处理优先级，并根据所述第一处理优先级确定所述第一线程在预设时钟周期后发送访存指令的限制率；所述带宽控制设备用于向所述第一处理器核发送所述限制率，指示所述处理器核根据所述限制率，限制所述第一线程在预设时钟周期后发送访存指令的数量。

在上述的实施方式中，带宽控制设备可以获取LLC发出的访存指令，并从访存指令中获取生成该访存指令的线程的线程标识。根据线程标识，确定生成该访存指令的线程的处理优先级，进而根据处理优先级计算限制率，然后带宽控制设备把限制率发送给访存指令来自的处理器核。处理器核可以根据限制率，限制单位时钟周期内同一线程发送访存指令的数量，该被限制的线程的处理优先级通常是较低的优先级。通过上述方式，在处理器核的环节(即处理器指令的分派阶段)就实现了对低优先级的线程的访存带宽的限制，相应减少在多级cache中对低优先级的线程的访存带宽的限制；多级cache中的低优先级的线程生成的访存指令的减少，使得高优先级的线程生成访存指令在cache中可使用的缓存资源更多，从而实现兼顾对低优先级线程的带宽资源限制以及高优先级线程的顺畅运行。

在一个可能的设计中，所述带宽控制设备包括多个控制计算单元，所述多个控制计算单元中的至少一个处于运行状态，处于运行状态的控制计算单元的数量与所述多线程处理器系统支持的所有线程的所有处理优先级的数量相同，处于运行状态的控制计算单元与所述处理优先级一一对应；所述带宽控制设备用于确定所述第一处理优先级对应的第一控制计算单元；所述带宽控制设备用于利用所述第一控制计算单元，计算所述第一线程在预设时钟周期后发送访存指令的限制率。