[发明专利]带隙基准电路

说明书

本申请提供了一种带隙基准电路，包括带隙基准主体电路和带隙基准控制电路，带隙基准主体电路包括第一PMOS管和第二PMOS管，第一PMOS管的源极连接电源，第二PMOS管的源极连接电源，第二PMOS管的栅极连接第一PMOS管的栅极作为检测点，带隙基准控制电路包括第三PMOS管、第四PMOS管、第一NMOS管和调节单元，第三PMOS管的源极连接电源，第三PMOS管的栅极连接检测点，第四PMOS管的源极连接第三PMOS管的漏极，第四PMOS管的栅极连接第一使能信号，若检测点的电压为高电平，第一NMOS管的漏极连接第四PMOS管的漏极，第一NMOS管的栅极连接检测点，调节单元的输入端连接第四PMOS管的源极，调节单元的输出端连接检测点，调节单元的输入端接入低电平，调节单元的输出为低电平，检测点的电平变低。

技术领域

本申请涉及电路设计领域，特别涉及一种带隙基准电路。

背景技术

带隙基准源广泛的应用于各种模拟、数模混合信号和电源管理等集成电路中，其目的就是建立一个与电源电压、温度和工艺无关的直流电压或电流。带隙基准源的设计优劣直接影响芯片电路乃至整个系统的性能，如数据转换器、比较器和误差放大器等电路均需要带隙基准源提供精确稳定的基准电压以及基准电流。因此基准源的设计在整个电路系统中占据重要的位置，提高带隙基准源的性能有助于提高电路系统工作的稳定性和可靠性。

带隙基准电路存在非理想稳定态，称作简并点，当带隙基准电路处于简并点时带隙基准电路的输出恒定为零，无法正常工作提供基准电压。

发明内容

本申请的提供了一种带隙基准电路，能够在一定情况下使带隙基准电路脱离简并点。

为解决上述问题，本申请提供了一种带隙基准电路，包括带隙基准控制电路和连接所述带隙基准主体电路的带隙基准控制电路，所述带隙基准主体电路包括：第一PMOS管，所述第一PMOS管的源极连接电源；第二PMOS管，所述第二PMOS管的源极连接所述电源，所述第二PMOS管的栅极连接所述第一PMOS管的栅极作为所述带隙基准主体电路的检测点；所述带隙基准控制电路包括：第三PMOS管，所述第三PMOS管的源极连接电源，所述第三PMOS管的栅极连接所述检测点；第四PMOS管，所述第四PMOS管的源极连接所述第三PMOS管的漏极，所述第四PMOS管的栅极连接第一使能信号，若所述检测点的电压为高电平，则所述第一使能信号为低电平；第一NMOS管，所述第一NMOS管的漏极连接所述第四PMOS管的漏极，所述第一NMOS管的栅极连接所述检测点，所述第一NMOS管的源极接地；调节单元，所述调节单元的输入端连接所述第四PMOS管的源极，所述调节单元的输出端连接所述检测点，当所述调节单元的输入端接入低电平时，所述调节单元的输出为低电平。

在本申请的一个实施例中，所述调节单元包括：第五PMOS管，所述第五PMOS管的源极连接所述电源，所述第五PMOS管的栅极作为所述调节单元的输入端连接所述第四PMOS管的源极；第一运算放大器，所述第一运算放大器的第一输入端连接所述第一PMOS管的漏极，所述第一运算放大器的第二输入端连接所述第二PMOS管的漏极，所述第一运算放大器的输出端连接所述检测点。

在本申请的一个实施例中，所述带隙基准控制电路还包括：电路关断单元，所述电路关断单元的输入端连接所述电源，所述电路关断单元的控制端连接第二使能信号，所述电路关断单元的输出端连接所述检测点，所述第二使能信号控制所述电路关断单元的工作或关断。

在本申请的一个实施例中，所述电路关断单元包括：第六PMOS管，所述第六PMOS管的源极作为所述电路关断单元的输入端连接所述电源，所述第六PMOS管的栅极作为所述电路关断单元的控制端连接所述第二使能信号，所述第四PMOS管的漏极作为所述电路关断单元的输出端连接所述检测点。

在本申请的一个实施例中，若所述第二使能信号为高电平，则所述电路关断单元不影响所述带隙基准主体电路；若所述第二使能信号为低电平，则所述电路关断单元将所述带隙基准主体电路的检测点的电压变为高电平，所述带隙基准主体电路关断。