[发明专利]用于优化集成电路的布局的方法

权利要求书

1.一种用于优化集成电路的布局的方法，包括：

生成具有用于集成电路的多个宏的布局；

根据插入在多个引脚之间的通道区域来调整所述多个宏；

将所述多个宏用所述通道区域的通道宽度分开；以及

根据所述多个宏和多个寄存器之间的相关性来调整所述布局中的所述多个宏。

2.根据权利要求1所述的方法，还包括：

将所述多个宏组织成在第一方向延伸的多个第一组框和在第二方向延伸的多个第二组框；以及

根据所述多个第一组框中的宏的最小总移动来对准所述多个第一组框中的宏。

3.根据权利要求2所述的方法，还包括：

移动所述多个第二组框中的宏，其中，所述宏的移动范围在第一空间和第二空间之间，

其中，所述第一空间对应于所述宏中的一个宏与所述多个第二组框中每一者的左边界或所述宏中的另一个宏之间的空间，并且

所述第二空间对应于所述宏中的一个宏与所述多个第二组框中每一者的右边界或所述宏中的另一个宏之间的空间。

4.根据权利要求1所述的方法，其中，调整所述多个宏包括：

生成所述多个宏的链图；以及

响应于搜索所述链图，翻转所述多个宏中的相应宏以改变所述相应宏的所述多个引脚的定向，其中，所述多个宏之一的引脚和所述多个宏中的所述相应宏之一的引脚彼此面对。

5.根据权利要求1所述的方法，其中，当所述多个宏的数量为奇数并且所述多个宏中的第一宏与所述布局的边界相邻时，所述第一宏的引脚的定向被布置为与所述布局的边界相反。

6.根据权利要求1所述的方法，还包括：

划分多个标准单元；

根据针对所述多个宏中的每个宏的预测通道路径来估计多个缓冲器的数量，其中，所述预测通道路径在所述多个标准单元之一与所述多个宏中的相应的一个宏之间；

基于所述多个缓冲器的数量和所述多个缓冲器中的每个缓冲器的面积，计算所述多个宏中的所述相应的一个宏的预测通道宽度；以及

根据所述多个宏的预测通道宽度来确定所述通道宽度。

7.根据权利要求6所述的方法，还包括：

确定所述多个宏中的相应的一个宏上的起点和所述多个标准单元上的相应终点；以及

生成从所述多个宏中的所述相应的一个宏上的起点延伸到所述多个标准单元上的相应终点的预测通道路径，

其中，所述预测通道路径在所述多个宏中的所述相应的一个宏上的起点与所述多个标准单元上的相应终点之间具有最短距离。

8.根据权利要求1所述的方法，其中，调整所述布局中的所述多个宏包括：

检测所述多个宏与所述多个寄存器之间的相关性；以及

响应于所述检测，生成所述多个宏的与所述多个寄存器之一相对应的序列。

9.一种用于优化集成电路的布局的方法，包括：

布置在第一方向延伸的多个通道；

根据多个宏的多个权重，将所述多个宏的第一部分布置为比所述多个宏的第二部分更靠近集成电路的核心区域的质心；以及

将所述多个宏布置在所述多个通道的相反侧，其中，所述多个宏具有耦合到所述多个通道的多个引脚，所述多个通道插入在所述多个宏之间。

10.一种用于优化集成电路的布局的系统，包括：

一个或多个处理单元；以及

存储器单元，被配置为存储指令，所述指令在由所述一个或多个处理单元中的至少一个处理单元执行时，执行包括以下各项的操作：

根据多个宏的多个权重，将所述多个宏放置在布局中的区域的质心周围；

将所述多个宏的多个引脚调整为彼此面对；

预测插入在所述多个宏之间的多个通道中的每个通道的通道宽度；

根据所述多个通道中的每个通道的通道宽度来调整所述多个宏；

检测所述多个宏与多个寄存器之间的相关性；以及

根据所述相关性来调整所述多个宏。