[发明专利]在硅衬底和封装衬底上耦合高带宽存储器设备的技术在审
申请号: | 202010998120.0 | 申请日: | 2020-09-21 |
公开(公告)号: | CN113096699A | 公开(公告)日: | 2021-07-09 |
发明(设计)人: | C·J·赵;J·A·麦考尔;S·富岛;G·韦尔吉斯;K·S·贝恩斯 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G11C5/02 | 分类号: | G11C5/02 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 刘瑜 |
地址: | 美国加*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 衬底 封装 耦合 带宽 存储器 设备 技术 | ||
1.一种装置,包括:
模式寄存器,其用于指示高带宽存储器堆叠设备的操作模式,所述高带宽存储器堆叠设备包括堆叠在逻辑层上方的多个存储器设备;以及
位于所述逻辑层处的用于执行逻辑的电路,所述逻辑用于:
读取所述模式寄存器的位值;并且
基于所述模式寄存器的所述位值,使得在所述逻辑层的底侧上的输入/输出(I/O)触点的一部分为活动的并且使得所述I/O触点的其余部分为不活动的,所述I/O触点的一部分被布置为针对一个或多个数据通道接收或者发送I/O信号以对所述多个存储器设备进行存取。
2.根据权利要求1所述的装置,还包括:所述逻辑用于:
使得I/O信号经由所述一个或多个数据通道通过所述I/O触点的一部分被路由,以致在所述逻辑层下方的重新定向层使得所述高带宽存储器堆叠设备能够通过减少数量的I/O触点与封装衬底连接。
3.根据权利要求1所述的装置,包括:所述逻辑用于使得所述I/O信号经由所述一个或多个数据通道通过所述I/O触点的一部分以第一每秒传输速率被路由,所述第一每秒传输速率是在所述I/O信号经由所述一个或多个数据通道通过所述I/O触点的一部分和所述I/O触点的其余部分两者被路由的情况下的第二每秒传输速率的两倍。
4.根据权利要求2所述的装置,包括:所述高带宽存储器堆叠设备用于经由第一触点与所述封装衬底连接,所述第一触点与第二触点相比具有所述第一触点之间的较大间距,所述第二触点对应于在所述逻辑层的所述底侧上的活动的I/O触点和不活动的I/O触点两者。
5.根据权利要求4所述的装置,包括:所述封装衬底包括在所述高带宽存储器设备与中央处理单元或者图形处理单元之间被路由的I/O信号路径,所述I/O信号路径用于与所述第一触点耦合。
6.根据权利要求1所述的装置,包括:所述I/O触点的一部分和所述其余部分被包括在针对来自所述一个或多个数据通道之中的第一数据通道的多个I/O触点中,所述第一数据通道用于对位于来自所述多个存储器设备之中的存储器设备处的存储器阵列进行存取,所述一部分包括所述多个I/O触点的一半。
7.根据权利要求1所述的装置,包括:所述I/O触点的一部分和所述I/O触点的其余部分被包括在针对来自所述一个或多个数据通道之中的第一数据通道和第二数据通道的多个I/O触点中,所述第一数据通道用于对位于来自所述多个存储器设备之中的存储器设备处的第一存储器阵列进行存取,所述第二数据通道用于对位于所述存储器设备处的第二存储器阵列进行存取,所述一部分包括针对所述第一数据通道和所述第二数据通道的所述多个I/O触点的一半。
8.根据权利要求7所述的装置,还包括:所述逻辑用于:
基于所述模式寄存器的所述位值,使得在所述逻辑层的所述底侧上的命令和地址(CA)触点的一部分为活动的并且使得所述CA触点的其余部分为不活动的,所述CA触点的一部分被布置为针对所述第一数据通道和所述第二数据通道接收或者发送CA信号以促进对所述多个存储器设备的存取;并且
使得针对所述第一数据通道和所述第二数据通道的CA信号通过所述CA触点的一部分被路由,以致在所述逻辑层下方的重新定向层使得所述高带宽存储器堆叠设备能够通过减少数量的CA触点与封装衬底连接。
9.根据权利要求1所述的装置,包括:所述多个存储器设备包括动态随机存取存储器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010998120.0/1.html,转载请声明来源钻瓜专利网。