[发明专利]时钟交叉FIFO状态收敛同步器

权利要求书

1.一种装置，包括：

流水线；

第一指针集，与所述流水线相关联，其中，所述第一指针集与用于从所述流水线读取的读时钟相关联；

第二指针集，与所述流水线相关联，其中，所述第二指针集与用于向所述流水线写入的写时钟相关联；

比较器，用于将所述第一指针集与所述第二指针集进行比较；

逻辑，耦合到所述比较器的输出，其中，所述逻辑用于执行与运算；

滤波器，耦合到所述逻辑的输出；

施密特触发器，耦合到所述滤波器；以及

至少两个触发器，耦合到所述施密特触发器，其中，所述至少两个触发器中的一者的输出指示所述流水线的状态。

2.根据权利要求1所述的装置，其中，所述比较器包括用于执行异或运算或者异或非运算的逻辑门。

3.根据权利要求1所述的装置，其中，所述施密特触发器的输出用于设置或复位所述至少两个触发器的输出。

4.根据权利要求1所述的装置，其中，所述至少两个触发器的时钟端子耦合到所述读时钟以指示所述流水线的空状态。

5.根据权利要求1所述的装置，其中，所述至少两个触发器的时钟端子耦合到所述写时钟以指示所述流水线的满状态。

6.根据权利要求1所述的装置，其中，所述第一指针集和所述第二指针集是约翰逊编码指针。

7.根据权利要求1所述的装置，其中，所述第一指针集和所述第二指针集是格雷编码指针。

8.根据权利要求1至7中任一项所述的装置，其中，所述至少两个触发器中的第一触发器的输入耦合到接地或电源，并且其中，所述至少两个触发器中的所述第一触发器的输出耦合到所述至少两个触发器中的第二触发器的输入。

9.一种装置，包括：

流水线；

比较器，用于将第一指针集与第二指针集进行比较，其中，所述第一指针集与所述流水线相关联以从所述流水线读取，其中，所述第二指针集与所述流水线相关联以向所述流水线写入；

逻辑，耦合到所述比较器的输出，其中，所述逻辑用于对所述输出执行与运算；以及

流水线状态同步器，耦合到所述逻辑，其中，所述流水线状态同步器用于提供所述流水线是满、空、几乎满还是几乎空的指示符。

10.根据权利要求9所述的装置，其中，所述流水线状态同步器包括耦合在两个触发器之间的施密特触发器，其中，所述两个触发器中的一者的输出指示所述流水线的状态，其中，所述两个触发器中的一者由所述逻辑的输出控制。

11.根据权利要求10所述的装置，其中，所述第一指针集与用于从所述流水线读取的读时钟相关联，并且其中，所述第二指针集与用于向所述流水线写入的写时钟相关联。

12.根据权利要求11所述的装置，其中，所述两个触发器的时钟端子耦合到所述读时钟以指示所述流水线的空状态。

13.根据权利要求11所述的装置，其中，所述两个触发器的时钟端子耦合到所述写时钟以指示所述流水线的满状态。

14.根据权利要求10所述的装置，其中，两个触发器中的第一触发器的输入耦合到接地或电源，其中，所述两个触发器中的所述第一触发器的输出耦合到所述施密特触发器的输入，并且其中，所述施密特触发器的输出用于设置或复位所述两个触发器中的第二触发器。

15.根据权利要求9至14中任一项所述的装置，其中，所述比较器包括异或非逻辑门。