[发明专利]数字线性调节器钳位方法和装置

说明书

本公开涉及数字线性调节器钳位方法和装置。一种电力供应体系结构将当在集成VR中没有额外功率损耗时的传统单级电力输送的益处与FIVR(完全集成电压调节器)和D‑LVR(数字线性电压调节器)的低VID和低CPU损耗相结合。D‑LVR不与主电力流串联，而是并联。通过将数字LVR与主VR(例如，主板VR)并联放置，CPU VID被降低并且处理器核心功率消耗被降低。该电力供应体系结构减少了对于输入电力供应电平的保护带，从而降低了整体功率消耗，因为主板VR规格可被放松，节省了成本和功率。该电力供应体系结构以小的额外硅成本和低复杂度的调谐大幅增大了CPU性能。

技术领域

本公开涉及数字线性调节器钳位方法和装置。

背景技术

随着每个新的工艺技术节点，就电力输送、功率消耗等等而言改善片上系统(system-on-chip，SOC)的性能，正变得更加困难。这导致了SOC峰值功率的增长，这掩盖了在给定功率下的硅性能的显著改善的缺乏。此外，泄漏功率正变成总SOC功率消耗的更高百分比。另外，病毒应用在扩散，这导致了功率消耗场景的潜在恶化。为了计算峰值SOC电流，必须将这些病毒应用考虑在内。

由于对于SOC、中央处理单元(central processing unit，CPU)或图形处理单元(graphics processor unit，GPU)的最大电流供应Iccmax在增大，因此为电压调节器确定或计算输入电压变得重要，因为输入电压可由于SOC、CPU或GPU的突然负载要求而下降。为了考虑到这种突然下降，对于输入供应电压的高于必要的电压电平被选择来覆盖宽的负载谱。这个高于必要的电压电平导致更高的封装功率耗散和更低的性能，因为大多数时间并不需要这种高输入供应电压。这个高于必要的电压电平是基于若干个因素的，例如主板(motherboard，MB)负载线(load-line，LL)和最大处理器电流要求；MB电压调节器(voltageregulator，VR)输出电压的不准确(例如，由于波纹、DC偏移、负载线不准确，等等)；以及制造中的额外保护带。这些因素增大了对处理器核心、SOC、CPU或GPU的输入电压供应，即使当去到这种负载的现实峰值电流远低于Imax时。

到各种负载的现实峰值电流远低于来自病毒的Imax(Iccmax的)，因为应用动态电容(Cdyn)远低于最坏情况Cdyn。电压标识码(voltage identification code，VID)是基于最坏情况MB VR性能的，而这种性能一般是不展现的。制造中的额外保护带是基于对来自病毒应用的功率汲取的激进估计的。

发明内容

根据本公开的一方面，提供了一种用于调节的装置，该装置包括：具有第一效率的第一电压调节器(VR)；具有第二效率的第二VR，其中所述第二效率低于所述第一效率；耦合到所述第一VR的输出和所述第二VR的输出的多个电力门；以及经由输入电力供应轨耦合到所述多个电力门的负载。

根据本公开的一方面，提供了一种用于调节的装置，该装置包括：具有第一效率的第一电压调节器(VR)；具有第二效率的第二VR，其中所述第二效率低于所述第一效率；耦合到所述第一VR的输出和所述第二VR的输出的多个电力门；耦合到所述多个电力门和输入电力供应轨的第三VR；以及耦合到所述第三VR的输出的负载。

根据本公开的一方面，提供了一种主板，包括：具有第一效率的第一电压调节器(VR)；具有第二效率的第二VR，其中所述第二效率低于所述第一效率；片上系统(SOC)，包括：耦合到所述第一VR的输出和所述第二VR的输出的多个电力门；以及经由输入电力供应轨耦合到所述多个电力门的处理器核心；以及耦合到所述SOC的天线。

附图说明

通过以下给出的详细描述并且通过本公开的各种实施例的附图将更充分理解本公开的实施例，然而详细描述和附图不应当被理解为将本公开限制到特定实施例，而只是用于说明和理解的。

图1图示了示出作为处理器核心电流的函数的处理器核心电压的图线。