[发明专利]数据传输电路有效
申请号: | 202011004948.6 | 申请日: | 2020-09-21 |
公开(公告)号: | CN112148659B | 公开(公告)日: | 2022-02-01 |
发明(设计)人: | 齐雪静;刘小卫 | 申请(专利权)人: | 牛芯半导体(深圳)有限公司 |
主分类号: | G06F13/40 | 分类号: | G06F13/40;G06F13/42 |
代理公司: | 深圳市隆天联鼎知识产权代理有限公司 44232 | 代理人: | 刘抗美 |
地址: | 518000 广东省深圳市福*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 数据传输 电路 | ||
1.一种数据传输电路,其特征在于,包括:主通信电路和与所述主通信电路连接的边带电路,所述边带电路包括:
寄存器模块,与所述主通信电路电连接,用于接收所述主通信电路写入所述边带电路的通信数据;
边带输入模块,与其它电路连接,用于接收所述其它电路输入所述边带电路的输入数据;
数据处理模块,与所述边带输入模块电连接,与所述寄存器模块电连接,用于基于所述输入数据与所述寄存器模块进行数据交互;
边带输出模块,与所述数据处理模块电连接,用于输出所述数据处理模块从所述寄存器模块获取的输出数据。
2.根据权利要求1所述的数据传输电路,其特征在于,所述边带输入模块包括:
边带输入子模块,用于接收所述输入数据;
解码子模块,与所述边带输入子模块电连接,与所述数据处理模块电连接,用于将所述输入数据进行解码后传输至所述数据处理模块。
3.根据权利要求1所述的数据传输电路,其特征在于,所述数据处理模块还包括:
寄存器仲裁子模块,与所述边带输入模块电连接,与所述寄存器模块电连接,用于判定所述输入数据进入所述寄存器模块的顺序,还用于判定所述输出数据输出所述寄存器模块的顺序。
4.根据权利要求3所述的数据传输电路,其特征在于,所述数据处理模块还包括:
输出缓存子模块,与所述寄存器仲裁子模块电连接,与所述边带输出模块电连接,用于将所述输出数据进行缓存并传输至所述边带输出模块。
5.根据权利要求4所述的数据传输电路,其特征在于,
所述输出缓存子模块与所述主通信电路电连接,用于转发所述主通信电路输出的主通信数据。
6.根据权利要求5所述的数据传输电路,其特征在于,所述数据处理模块还与所述主通信电路电连接,所述数据处理模块还包括:
数据分发子模块,与所述边带输入模块连接,与所述寄存器仲裁子模块电连接,与所述主通信电路电连接,与所述输出缓存子模块电连接,用于将所述输入数据输入所述寄存器仲裁模块或所述主通信电路或所述输出缓存子模块。
7.根据权利要求6所述的数据传输电路,其特征在于,
所述数据分发子模块还用于判断所述输入数据的格式是否有误,并将判断结果发送至所述输出缓存子模块。
8.根据权利要求6所述的数据传输电路,其特征在于,所述其它电路包括第一其它电路和第二其它电路,
所述边带输入模块有两个,两个所述边带输入模块分别对应所述第一其它电路和所述第二其它电路;
所述边带输出模块有两个,两个所述边带输出模块分别对应所述第一其它电路和所述第二其它电路;
所述数据分发子模块有两个,两个所述数据分发子模块分别对应所述第一其它电路和所述第二其它电路;
所述输出缓存子模块有两个,两个所述输出缓存子模块分别对应所述第一其它电路和所述第二其它电路。
9.根据权利要求8所述的数据传输电路,其特征在于,
每个所述数据分发子模块与两个所述输出缓存子模块电连接,用于判定所述两个所述输出缓存子模块中接收所述输入数据的输出缓存子模块。
10.根据权利要求5所述的数据传输电路,其特征在于,所述边带输出模块包括:
编码子模块,与所述数据处理模块电连接,用于对所述输出数据或所述主通信数据进行编码得到编码数据;
边带输出子模块,与所述编码子模块电连接,用于输出所述编码数据。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于牛芯半导体(深圳)有限公司,未经牛芯半导体(深圳)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011004948.6/1.html,转载请声明来源钻瓜专利网。