[发明专利]数据传输电路

说明书

本申请提供了一种数据传输电路，涉及电路设计领域，达到了避免资源浪费的目的。该数据传输电路包括主通信电路和与主通信电路连接的边带电路，边带电路包括：寄存器模块，与主通信电路电连接，用于接收主通信电路写入边带电路的通信数据；边带输入模块，与其它电路连接，用于接收其它电路输入边带电路的输入数据；数据处理模块，与边带输入模块电连接，与寄存器模块电连接，用于基于输入数据与寄存器模块进行数据交互；边带输出模块，与数据处理模块电连接，用于输出数据处理模块从寄存器模块获取的输出数据，从而实现使用边带电路代替主通信电路进行数据传输的目的，能够在一定程度上避免资源浪费。

技术领域

本申请涉及电路设计领域，特别涉及一种数据传输电路。

背景技术

Universal Serial Bus(通用串行总线)，用于规范电脑与外部设备的连接和通讯。USB4是目前最新的协议版本，具有更高的数据传输速率和更多的兼容性。

USB4协议标准中具有主通信通道，主通信通道具有高速的数据传输通道，能够高效传输数据，但是在USB4协议标准的使用过程中，有时较低的数据传输速率即可满足要求，总是使用高速的主通信通道传输数据有可能造成资源浪费。

发明内容

本申请的一个目的在于在一定程度上缓解资源浪费的问题。

为解决上述问题，本申请提供了一种数据传输电路，所述数据传输电路包括主通信电路和与所述主通信电路连接的边带电路，所述边带电路包括：寄存器模块，与所述主通信电路电连接，用于接收所述主通信电路写入所述边带电路的通信数据；边带输入模块，与其它电路连接，用于接收所述其它电路输入所述边带电路的输入数据；数据处理模块，与所述边带输入模块电连接，与所述寄存器模块电连接，用于基于所述输入数据与所述寄存器模块进行数据交互；边带输出模块，与所述数据处理模块电连接，用于输出所述数据处理模块从所述寄存器模块获取的输出数据。

在本申请的一个实施例中，所述边带输入模块包括：边带输入子模块，用于接收所述输入数据；解码子模块，与所述边带输入子模块电连接，与所述数据处理模块电连接，用于将所述输入数据进行解码后传输至所述数据处理模块。

在本申请的一个实施例中，所述数据处理模块还包括：寄存器仲裁子模块，与所述边带输入模块电连接，与所述寄存器模块电连接，用于判定所述输入数据进入所述寄存器模块的顺序，还用于判定所述输出数据输出所述寄存器模块的顺序。

在本申请的一个实施例中，所述数据处理模块还包括：输出缓存子模块，与所述寄存器仲裁子模块电连接，与所述边带输出模块电连接，用于将所述输出数据进行缓存并传输至所述边带输出模块。

在本申请的一个实施例中，所述输出缓存子模块与所述主通信电路电连接，用于转发所述主通信电路输出的主通信数据。

在本申请的一个实施例中，所述数据处理模块还与所述主通信电路电连接，所述数据处理模块还包括：数据分发子模块，与所述边带输入模块连接，与所述寄存器仲裁子模块电连接，与所述主通信电路电连接，与所述输出缓存子模块电连接，用于将所述输入数据输入所述寄存器仲裁模块或所述主通信电路或所述输出缓存子模块。

在本申请的一个实施例中，所述数据分发子模块还用于判断所述输入数据的格式是否有误，并将判断结果发送至所述输出缓存子模块。

在本申请的一个实施例中，所述其它电路包括第一其它电路和第二其它电路，所述边带输入模块有两个，两个所述边带输入模块分别对应所述第一其它电路和所述第二其它电路；所述边带输出模块有两个，两个所述边带输出模块分别对应所述第一其它电路和所述第二其它电路；所述数据分发子模块有两个，两个所述数据分发子模块分别对应所述第一其它电路和所述第二其它电路；所述输出缓存子模块有两个，两个所述输出缓存子模块分别对应所述第一其它电路和所述第二其它电路。