[发明专利]基于FPGA的数据处理方法及系统

权利要求书

1.一种基于FPGA的数据处理方法，其特征在于，所述数据处理方法为通过DMAC将以太网的数据发送至FPGA软核，包括以下步骤：

步骤S10、所述DMAC获取当前空闲的描述符；

步骤S20、根据数据接收开始条件，所述DMAC将所述以太网的数据写入DDR与当前描述符对应的数据块中，

步骤S30、根据数据接收结束条件，通过控制寄存器将当前描述符的控制位置“0”；

步骤S40、所述FPGA软核读取写入所述数据块中的数据。

2.根据权利要求1所述的基于FPGA的数据处理方法，其特征在于，在步骤S20中，所述数据接收开始条件为，TSMAC IP用户侧数据接口中的tsmac_rvalid信号拉高；在步骤S30中，所述数据接收结束条件为，TSMAC IP用户侧数据接口中的tsmac_rlast信号拉高。

3.根据权利要求1所述的基于FPGA的数据处理方法，其特征在于，在步骤S20中，所述DMAC将所述以太网的数据写入DDR与当前描述符对应的数据块中，包括：

步骤S21、所述DMAC将所述以太网的数据写入数据缓冲寄存器；

步骤S22、通过乒乓结构，将写入数据缓冲寄存器的数据写入DDR颗粒中。

4.根据权利要求3所述的基于FPGA的数据处理方法，其特征在于，步骤S40之前还包括，步骤S400、所述DMAC获取当前描述符的链接符，并执行步骤S20。

5.根据权利要求1所述的基于FPGA的数据处理方法，其特征在于，步骤S40具体为，

步骤S41、所述FPGA软核接收当前描述符和数据长度；

步骤S42、通过强制刷新，所述FPGA软核读取写入所述数据块中的数据。

6.根据权利要求1所述的基于FPGA的数据处理方法，其特征在于，步骤S40之后，所述数据处理方法还包括，

步骤S50、数据读取后，通过控制寄存器将当前描述符发送至所述FPGA；同时，通过控制寄存器将当前描述符的控制位置“1”；

步骤S60、所述DMAC获取当前描述符的链接符，所述DMAC判断下一描述符的控制位是否为0，若控制位为0，则执行步骤S40。

7.根据权利要求1所述的基于FPGA的数据处理方法，其特征在于，所述数据处理方法还包括以下步骤：

步骤S01、所述FPGA软核将当前需要初始化的描述符发至所述DMAC；

步骤S02、所述FPGA软核将当前描述符的描述符信息发送至所述DMAC；

步骤S03、所述DMAC根据接收到的描述符与描述符信息，完成初始化配置；

步骤S04、若所有描述符未初始化完成，则重复步骤S01；若所有描述符全部初始化完成，则初始化流程结束，并通过状态寄存器将initial done发送至所述DMAC。

8.一种基于FPGA的数据处理系统，其特征在于，包括FPGA软核、DMAC、DDR，所述FPGA软核与所述DMAC通过AHB总线通信，所述DMAC与所述DDR通过AXI总线通信；所述DMAC包括RX描述符环；

所述数据处理系统还包括，应用于所述数据处理系统的权利要求1-7中任意权利要求中的基于FPGA的数据处理方法。

9.根据权利要求8所述的基于FPGA的数据处理系统，其特征在于，所述RX描述符环包括1024级RX描述符。

10.根据权利要求9所述的基于FPGA的数据处理系统，其特征在于，所述RX描述符包括控制位、链接符、数据包地址和数据包长度信息。