[发明专利]随机存取存储器的底栅薄膜晶体管及其制造方法

说明书

本发明公开一种随机存取存储器的底栅薄膜晶体管及其制造方法，所述薄膜晶体管包括P型重掺杂硅栅极、设置于P型重掺杂硅栅极上层的氧化硅隔离层以及设置于氧化硅隔离层上层的氧化镓铟锌沟道，氧化镓铟锌沟道两端设有氧化铟锡源极、氧化铟锡漏极。所述方法通过磁控溅射沉积成氧化镓铟锌沟道、氧化铟锡源极和氧化铟锡漏极。本发明采用磁控溅射沉积的氧化镓铟锌作为沟道材料，整个加工过程较为均一稳定，可以很好的提高晶体管的可靠性和电子特性。

技术领域

本发明涉及半导体集成电路技术领域，具体为一种随机存取存储器的底栅薄膜晶体管及其制造方法。

背景技术

硅半导体技术是目前应用最广，成本最低廉的半导体材料，在之前较长的一段时间，存储类行业都集中于以硅半导体材料为主的分离器件和集成电路的研究中，并且带来了巨大的发展进步，但是近年来，提高能源效率与降低能源消耗逐渐成为焦点，硅半导体在功率电子领域的应用已经接近硅材料的理论极限，因此，寻找新型半导体材料来替代传统硅材料成为了电子行业发展的首要问题。IGZO（氧化铟镓锌）是具有半导体特性的一类氧化物，以IGZO材料作为沟道层的 TFT（薄膜晶体管）电子迁移度比非晶硅TFT快20~50倍，并且体积较小，精度更高。若采用IGZO来替代传统硅材料，可以使移动存储类产品更加轻薄，并且耗电量也降至之前的三分之二。

发明内容

本发明要解决的技术问题是提供一种随机存取存储器的底栅薄膜晶体管及其制造方法，采用磁控溅射沉积的氧化镓铟锌作为沟道材料，整个加工过程较为均一稳定，可以很好的提高晶体管的可靠性和电子特性。

为了解决所述技术问题，本发明采用的技术方案是：随机存取存储器的底栅薄膜晶体管，包括P型重掺杂硅栅极、设置于P型重掺杂硅栅极上层的氧化硅隔离层以及设置于氧化硅隔离层上层的氧化镓铟锌沟道，氧化镓铟锌沟道两端设有氧化铟锡源极、氧化铟锡漏极。

进一步的，氧化镓铟锌沟道的氧化镓铟锌为无晶型氧化镓铟锌，其镓、铟、锌的比例为1:1:1。

进一步的，所述氧化硅隔离层的厚度为300nm。

进一步的，所述氧化镓铟锌沟道的厚度为20nm，宽度和长度为300μm和100μm。

进一步的，氧化镓铟锌沟道通过磁控溅射沉积形成，磁控溅射沉积在Ar气氛下、利用阴影罩进行，射频功率为70W；在沉积过程中，气体流量为4sccm，室压保持在4mtorr。

进一步的，氧化铟锡源极和氧化铟锡漏极通过磁控溅射沉积形成，沉积条件为直流功率50W、4 sccm氩气流量和4mtorr室压沉积。

本发明还公开一种随机存取存储器的底栅薄膜晶体管的制造方法，包括以下步骤：

S01）、选择厚度为300nm重掺杂P型氧化硅晶片作为衬底，在重掺杂P型硅衬底上设置氧化硅隔离层；

S02）、利用阴影罩，在Ar气氛下，磁控溅射沉积20nm厚的1:1:1比例的氧化镓铟锌薄膜，射频功率为70W，在此过程中，气体流量为4sccm，室压保持在4mtorr；

S03）、选择氧化铟锡作为薄膜晶体管的源极、漏极材料，氧化铟锡源极、氧化铟锡漏极也通过磁控溅射沉积形成，沉积条件为直流功率50W、4 sccm氩气流量和4mtorr室压沉积，这一步将沟道的宽度和长度控制在 300μm和100μm，完成整个加工过程。

本发明的有益效果：本发明提出的IGZO TFT的电子迁移率较高，晶体管的相应速度更快；阈值电压在距离0V较近，晶体管截止到打开过程中控制电压较低，易于控制晶体管的开关；GZO TFT的关闭状态下漏电流极低，使得功耗较低，满足了未来低功耗高效能电子产品的需求。

附图说明

图1为实施例1所述晶体管的结构示意图；