[发明专利]半导体结构及其形成方法

权利要求书

1.一种半导体结构的形成方法，其特征在于，包括：

提供衬底，包括器件区和电源轨道区，所述器件区的衬底上形成有分立的沟道结构，所述电源轨道区的衬底中形成有电源轨道线，所述电源轨道线的延伸方向与沟道结构的延伸方向相平行，所述衬底上形成有横跨所述沟道结构的栅极结构，所述栅极结构两侧的沟道结构中形成有源漏掺杂区，所述栅极结构侧部的衬底和电源轨道线上形成有覆盖源漏掺杂区的层间介质层；

形成贯穿位于部分所述电源轨道线上的层间介质层的导电通孔，包括暴露出所述电源轨道线的底部通孔和位于所述底部通孔上的顶部通孔；

在所述底部通孔中形成与所述电源轨道线相接触的底部插塞，所述底部插塞的顶面低于所述层间介质层的顶面；

在所述底部插塞上形成填充所述顶部通孔的填充介质层；

对所述层间介质层和填充介质层进行刻蚀，形成贯穿所述源漏掺杂区顶部的层间介质层的互连槽、以及暴露出所述顶部通孔，沿所述栅极结构的延伸方向，所述互连槽与所述顶部通孔相连通；

对所述顶部通孔和互连槽进行填充，形成位于所述顶部通孔中且与所述底部插塞相接触的顶部插塞、以及位于所述互连槽中且与所述源漏掺杂区相接触的源漏互连层，所述顶部插塞与所述底部插塞用于构成导电插塞。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述底部插塞的步骤包括：采用选择性沉积工艺，在所述底部通孔中形成底部插塞；

或者，形成填充于所述导电通孔内的初始插塞；回刻蚀部分厚度的所述初始插塞，剩余位于所述底部通孔中的所述初始插塞用于作为所述底部插塞。

3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述选择性沉积工艺包括选择性化学气相沉积工艺或选择性无电金属沉积工艺。

4.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述初始插塞的工艺包括化学气相沉积工艺、物理气相沉积工艺和电化学镀工艺中的一种或几种。

5.如权利要求2所述的半导体结构的形成方法，其特征在于，回刻蚀部分厚度的所述初始插塞的工艺包括干法刻蚀工艺。

6.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述底部插塞的过程中，所述底部插塞的顶面与所述源漏掺杂区的顶面之间的距离小于或等于

7.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述底部插塞的过程中，所述底部插塞的顶面与源漏掺杂区的顶面相齐平。

8.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述填充介质层的步骤包括：形成填充于所述顶部通孔的介质材料层，所述介质材料层还位于所述层间介质层上；

采用平坦化工艺，去除高于所述层间介质层顶面的所述介质材料层，剩余位于所述顶部通孔中的介质材料层用于作为所述填充介质层。

9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述填充介质层的材料包括氧化硅、氮氧化硅、氮化硅、无定形硅、碳化硅、碳氧化硅、碳氮氧化硅、旋涂碳、无定形碳、有机介电层、底部抗反射涂层、含硅抗反射层、深紫外光吸收氧化层、介电抗反射涂层和先进图膜中的一种或几种。

10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述填充介质层的材料与所述层间介质层的材料相同。

11.如权利要求1所述的半导体结构的形成方法，其特征在于，对所述层间介质层和填充介质层进行刻蚀的工艺包括各向异性的干法刻蚀工艺。

12.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述顶部插塞和所述源漏互连层的工艺包括化学气相沉积工艺、物理气相沉积工艺以及电化学镀工艺中的一种或几种。