[发明专利]用于占空比校正的技术

权利要求书

1.一种设备，包括：

采样时钟，所述采样时钟用于通过基于参考时钟频率的大于1的质数比对目标时钟信号进行周期性采样来测量占空比，所述参考时钟频率被用于设置测量循环时间，在所述测量循环时间内要测量所述占空比；以及

占空比校正逻辑，所述占空比校正逻辑用于：

基于在所述测量循环时间期间测量的占空比来确定与可编程目标占空比相比的占空比误差；以及

至少部分地基于所述占空比误差来调整由所述目标时钟信号生成的所述占空比。

2.如权利要求1所述的设备，要基于所述参考时钟频率的所述大于1的质数比进行采样的所述目标时钟信号包括要在所述测量循环时间内在多个离散的、等间隔的采样点处进行采样的所述目标时钟信号。

3.如权利要求1所述的设备，进一步包括所述占空比校正逻辑，所述占空比校正逻辑用于至少部分地基于用于对所述占空比误差的校正进行缩放的占空比调整步长和所述占空比误差的大小来调整所述占空比。

4.如权利要求1所述的设备，所述设备包括存储器控制器，所述存储器控制器包括输入/输出接口电路，所述输入/输出接口电路被布置成与存储器装置耦合，由所述目标时钟信号生成的所述占空比用于便于通过所述输入/输出接口电路的至少一部分来传输数据、时钟、选通或控制信号。

5.如权利要求4所述的设备，所述输入/输出接口电路的所述至少一部分包括DQ接口或DQ选通接口。

6.如权利要求4所述的设备，所述存储器装置包括同步动态随机存取存储器（SDRAM）装置，所述SDRAM装置被布置成在所述目标时钟信号的上升沿和下降沿两者上用数据的双倍数据速率传输来操作。

7.如权利要求1所述的设备，包括由第一锁相环（PLL）时钟生成的所述目标时钟信号，并且所述采样时钟是锁频环时钟、第二PLL时钟或倍增延迟锁定环时钟。

8.如权利要求1所述的设备，用于通过对所述目标时钟信号进行周期性采样来测量所述占空比的所述采样时钟进一步包括具有以下采样速率的所述采样时钟：所述采样速率避免至少两个目标时钟信号频率谐波下采样到所述参考时钟的相同基带频率。

9.一种方法，包括：

使用采样时钟以通过基于参考时钟频率的大于1的质数比对目标时钟信号进行周期性采样来测量占空比，所述参考时钟频率被用于设置测量循环时间，在所述测量循环时间内要测量所述占空比；

基于在所述测量循环时间期间测量的占空比来确定与可编程目标占空比相比的占空比误差；以及

至少部分地基于所述占空比误差来调整由所述目标时钟信号生成的所述占空比。

10.如权利要求9所述的方法，包括在所述测量循环时间内经由多个离散的、等间隔的采样点基于所述大于1的质数比来对所述目标时钟信号进行采样。

11.如权利要求9所述的方法，进一步包括：

至少部分地基于用于对所述占空比误差的校正进行缩放的占空比调整步长和所述占空比误差的大小来调整所述占空比。

12.如权利要求9所述的方法，包括由存储器控制器实现的方法，所述存储器控制器包括输入/输出接口电路，所述输入/输出接口电路被布置成与存储器装置耦合，由所述目标时钟信号生成的所述占空比用于便于通过所述输入/输出接口电路的至少一部分来传输数据、时钟、选通或控制信号。

13.如权利要求12所述的方法，所述输入/输出接口电路的所述至少一部分包括DQ接口或DQ选通接口。

14.如权利要求12所述的方法，所述存储器装置包括同步动态随机存取存储器（SDRAM）装置，所述SDRAM装置被布置成在所述目标时钟信号的上升沿和下降沿两者上用数据的双倍数据速率传输来操作。