[发明专利]时钟源电路、机箱及多机箱级联系统

权利要求书

1.一种时钟源电路，用于与机箱的插槽连接，其特征在于，包括：

参考信号发生电路，与所述插槽连接，以生成第一参考信号和第二参考信号，并传递至所述插槽；

时钟信号发生电路，连接于所述参考信号发生电路与所述插槽之间，用于获取所述第一参考信号和所述第二参考信号，生成第一时钟信号并传递至所述插槽；

可编程门阵列，与所述参考信号发生电路及所述时钟信号发生电路连接，所述可编程门阵列还与所述插槽连接，以获取所述第一参考信号、所述第二参考信号和所述第一时钟信号，生成第一触发信号及源同步信号，所述第一触发信号传递至所述插槽；

同步信号发生电路，连接于所述可编程门阵列与所述插槽之间，以获取所述源同步信号，生成同步信号并传递至所述插槽。

2.根据权利要求1所述的时钟源电路，其特征在于，所述参考信号发生电路包括：

恒温晶振，用于输出第一脉冲信号；

第一时钟发生器，与所述恒温晶振连接，以获取所述第一脉冲信号，并生成所述第一参考信号和所述第二参考信号。

3.根据权利要求1所述的时钟源电路，其特征在于，还包括：

第一时钟芯片，所述第一时钟芯片的输入端通过第一线缆与所述参考信号发生电路连接，所述第一时钟芯片的输出端与所述插槽和所述时钟信号发生电路连接，以获取所述第一参考信号，并对所述第一参考信号进行抖动消除、同步及扩展；

第二时钟芯片，所述第二时钟芯片的输入端通过第二线缆与所述参考信号发生电路连接，所述第二时钟芯片的输出端与所述插槽和所述时钟信号发生电路连接，以获取所述第二参考信号，并对所述第二参考信号进行抖动消除、同步及扩展。

4.根据权利要求3所述的时钟源电路，其特征在于，所述第一线缆与所述第二线缆长度相同。

5.根据权利要求1所述的时钟源电路，其特征在于，所述时钟信号发生电路包括：

第二时钟发生器，连接于所述参考信号发生电路与所述插槽之间，以获取所述第一参考信号和所述第二参考信号，生成第一时钟信号并传递至所述插槽；

压控振荡器，与所述第二时钟发生器连接，以向所述第二时钟发生器输出第二脉冲信号。

6.根据权利要求1所述的时钟源电路，其特征在于，所述第一参考信号与所述第二参考信号的相位相同。

7.根据权利要求1所述的时钟源电路，其特征在于，所述机箱具有若干个插槽，所述第一参考信号和所述第二参考信号从所述参考信号发生电路至任一所述插槽的传输距离均相等。

8.一种机箱，其特征在于，包括：

若干个插槽，

如权利要求1至7任意一项所述的时钟源电路，所述时钟源电路与若干个所述插槽连接。

9.一种多机箱级联系统，其特征在于，包括多个如权利要求8所述的机箱，多个所述机箱包括一个主机箱和若干个从机箱；

所述主机箱与所述从机箱共用所述主机箱的参考信号发生电路。

10.根据权利要求9所述的多机箱级联系统，其特征在于，所述时钟源电路包括：第一时钟芯片，所述第一时钟芯片的输入端通过第一线缆与所述参考信号发生电路连接，所述第一时钟芯片的输出端与所述插槽和所述时钟信号发生电路连接，以获取所述第一参考信号，并对所述第一参考信号进行抖动消除、同步及扩展；第二时钟芯片，所述第二时钟芯片的输入端通过第二线缆与所述参考信号发生电路连接，所述第二时钟芯片的输出端与所述插槽和所述时钟信号发生电路连接，以获取所述第二参考信号，并对所述第二参考信号进行抖动消除、同步及扩展；

所述主机箱的参考信号发生电路与任一所述机箱的所述第一时钟芯片连接，以输出所述第一参考信号；所述主机箱的参考信号发生电路与任一所述机箱的所述第二时钟芯片连接，以输出所述第二参考信号；

所述主机箱的参考信号发生电路与任一所述第一时钟芯片之间的电连接距离，以及所述主机箱的参考信号发生电路与任一所述第二时钟芯片之间的电连接距离相等。

11.根据权利要求10所述的多机箱级联系统，其特征在于，还包括：第一同步缓冲器和第二同步缓冲器，所述第一同步缓冲器和所述第二同步缓冲器分别与所述主机箱的所述可编程门阵列连接；

所述第一同步缓冲器分别连接至任一所述第一时钟芯片，以使所述主机箱的可编程门阵列通过所述第一同步缓冲器配置任一所述第一时钟芯片；

所述第二同步缓冲器分别连接至任一所述第二时钟芯片，以使所述主机箱的可编程门阵列通过所述第二同步缓冲器配置任一所述第二时钟芯片。