[发明专利]一种半导体结构的制备方法

说明书

本发明提供一种半导体结构的制备方法，至少包括以下步骤：提供一半导体衬底，并在所述半导体衬底上依次形成阻挡层、介质层、金属硬掩模层、底部抗反射层及光刻胶；根据所述光刻胶上的图案刻蚀所述底部抗反射层；刻蚀所述金属掩模层，在所述金属硬掩模层上形成第一沟槽，同时在所述第一沟槽侧壁上形成保护膜；进行去胶灰化刻蚀，去除所述光刻胶和所述底部抗反射层；刻蚀所述介质层，在所述介质层中形成第一通孔、第二沟槽，所述第二沟槽对准于所述第一沟槽；刻蚀所述阻挡层，在所述阻挡层中形成第二通孔，所述第二通孔对准于所述第一通孔。本发明可在刻蚀过程中保护刻蚀侧壁不受损伤。

技术领域

本发明涉及半导体器件制造领域，具体涉及一种半导体结构的制备方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的资料存储量以及更多的功能，半导体芯片向更高集成度方向发展；而半导体器件之间的信号传输是通过半导体结构中的金属互连层实现的，半导体芯片的集成度越高，则半导体器件的特征尺寸越小，后段互连（BEOL）电阻电容（Resistor Capacitor，简称 RC）延迟的问题越严重。为减低RC延迟的影响，引入低介电常数（Low-k）材料的介质层，并且铜互连取代铝互连成为主流工艺。双大马士革镶嵌（Dual damascene process）工艺成为铜互连线制作的方法。双大马士革结构是通过刻蚀工艺形成的，但是在刻蚀过程中，会导致盖帽层圆弧化及金属硬掩模刻蚀侧壁受损，进而影响金属互连线的导通。

发明内容

针对现有技术中的不足与缺陷，本发明提供一种半导体结构的制备方法，刻蚀过程中在金属硬掩模侧壁上形成一层保护膜，用于解决盖帽层圆弧化及金属硬掩模层侧壁受损的问题。

为实现上述目的及其他相关目的，本发明提供一种半导体结构的制备方法，至少包括以下步骤：

提供一半导体衬底，并在所述半导体衬底上依次形成阻挡层、介质层、金属硬掩模层、底部抗反射层及光刻胶，其中所述光刻胶上形成有沟槽图案；

根据所述光刻胶上的沟槽图案，刻蚀所述底部抗反射层；

刻蚀所述金属硬掩模层，在所述金属硬掩模层上形成第一沟槽，同时在所述第一沟槽侧壁上形成保护膜；

进行去胶灰化刻蚀，以去除所述光刻胶和所述底部抗反射层；

刻蚀所述介质层，并在所述介质层中形成第一通孔及第二沟槽，所述第二沟槽对准于所述金属硬掩模层中的所述第一沟槽；及

刻蚀所述阻挡层，并在所述阻挡层中形成第二通孔，所述阻挡层中的第二通孔对准于所述介质层中的所述第一通孔。

于本发明的一实施例中，所述半导体衬底中形成有金属层，所述金属层表面至少与所述半导体衬底表面齐平。

于本发明的一实施例中，刻蚀所述底部抗反射层采用四氟化碳和三氟甲烷等离子体进行干法刻蚀。

于本发明的一实施例中，所述金属硬掩模层包括形成于所述介质层上的正硅酸乙酯氧化层，形成于所述正硅酸乙酯氧化层上的氮化钛硬掩模及形成于所述氮化钛硬掩模上的氮氧化硅层。

于本发明的一实施例中，刻蚀所述金属掩膜层的步骤包括：

刻蚀所述氮氧化硅层，在刻蚀所述氮氧化硅层时采用四氟化碳和三氟甲烷等离子体进行干法刻蚀；

刻蚀所述氮化钛硬掩模，在刻蚀所述氮化钛硬掩模层时采用氯气和甲烷等离子体进行干法刻蚀；

刻蚀所述正硅酸乙酯氧化层，在刻蚀所述所述正硅酸乙酯氧化层时采用四氟化碳等离子体进行干法刻蚀。

于本发明的一实施例中，刻蚀所述氮氧化硅层时对所述氮氧化硅层进行过刻蚀，过刻蚀比例为85%~95%。