[发明专利]FPGA芯片内的测试激励生成单元

权利要求书

1.一种FPGA芯片内的测试激励生成单元，包括：

激励生成模块，用于生成所述FPGA芯片内的被测用户逻辑单元所需要的激励信号或控制信号；

PCIE模块，用于使激励生成模块与所述FPGA芯片外部的计算机进行通信，其中，所述激励生成模块包括向量缓存、周期时间表、边沿时间表、指令执行单元以及接口时序生成单元，所述向量缓存存储多个向量，每个向量包括周期时间表地址、边沿时间表地址、边沿数据、微指令以及微指令参数，所述指令执行单元被配置为通过读取所述向量缓存、所述周期时间表和所述边沿时间表并执行所述微指令，在所述接口时序生成单元生成所述激励信号或所述控制信号。

2.根据权利要求1所述的测试激励生成单元，其特征在于，所述接口时序生成单元被配置为向所述被测用户逻辑单元的输入信号接口输入所述激励信号，或向所述被测用户逻辑单元的测试信号接口输入所述控制信号。

3.根据权利要求1或2所述的测试激励生成单元，其特征在于，所述PCIE模块包括PCIEIP接口、DMA写接口、DMA读接口，所述PCIEIP接口用于与外部计算机进行通信，所述DMA写接口用于向所述激励生成模块写入向量数据和配置数据，所述DMA读接口用于从所述激励生成模块读取数据。

4.根据权利要求3所述的测试激励生成单元，其特征在于，所述配置数据包括用于写入周期时间表的周期时间数据以及用于写入边沿时间表的边沿时间数据。

5.一种FPGA芯片，其特征在于，所述FPGA芯片包括被测用户逻辑单元以及根据权利要求1至4中任一项所述的测试激励生成单元。

6.根据权利要求5所述的FPGA芯片，其特征在于，所述FPGA芯片还包括选择电路和配置寄存器，所述选择电路被配置为在所述配置寄存器的控制下选择外部物理接口或所述激励生成模块生成的激励信号作为所述被测用户逻辑单元的输入。

7.根据权利要求6所述的FPGA芯片，其特征在于，所述PCIE模块还包括寄存器接口，用于对所述配置寄存器进行设置。