[发明专利]具有TSV的存储器核心芯片

权利要求书

1.一种设备，其包括：

存储器单元阵列；

多个TSV，其穿透半导体芯片；

输出电路，其经配置以将数据输出到所述TSV；

输入电路，其经配置以从所述TSV接收数据；

垫，其经供应有来自外部的数据；及

控制电路，其经配置以将所述数据写入到所述存储器单元阵列、从所述存储器单元阵列读取所述数据及经由所述输出电路及所述TSV将所述数据从所述存储器单元阵列传送到所述输入电路。

2.根据权利要求1所述的设备，其中所述垫经形成于所述半导体芯片上而不会穿透所述半导体芯片。

3.根据权利要求2所述的设备，其中所述垫的平面尺寸大于所述TSV。

4.根据权利要求1所述的设备，其进一步包括压缩电路，所述压缩电路经配置以基于从所述输入电路供应的所述数据产生压缩数据且将所述压缩数据输出到所述垫。

5.根据权利要求1所述的设备，

其中所述控制电路包含选择电路，

其中所述多个TSV包含第一及第二TSV，且

其中所述选择电路基于选择信号选择将被供应有所述数据的所述第一及第二TSV中的一者。

6.根据权利要求5所述的设备，其中所述第一及第二TSV分别被指派到第一及第二通道，借此所述第一及第二TSV中的一者在所述控制电路被取消激活时与所述存储器单元阵列断开连接。

7.根据权利要求6所述的设备，

其中所述多个TSV进一步包含第三TSV，

其中所述选择电路基于所述选择信号选择将被供应有所述数据的所述第一、第二及第三TSV中的一者，

其中所述第三TSV被指派到所述第一通道，且

其中所述第一及第三TSV分别被指派到第一及第二群组，借此所述第一及第三TSV中的一者在所述控制电路被取消激活时与所述存储器单元阵列断开连接。

8.根据权利要求1所述的设备，

其中所述多个TSV包含常规TSV及备用TSV，且

其中所述控制电路经配置以在失效旗标被激活时经由所述输出电路及所述备用TSV将所述数据从所述存储器单元阵列传送到所述输入电路。

9.根据权利要求8所述的设备，其中所述垫被供应有来自外部的激活所述失效旗标的控制信号。

10.一种设备，其包括：

接口芯片；及

核心芯片，其堆叠于所述接口芯片之上，所述核心芯片包含存储器单元阵列、垫、控制电路、分别耦合到所述接口芯片的多个TSV及分别耦合到所述多个TSV的多个数据缓冲器，且所述数据缓冲器中的每一者包含数据接收器及数据传输器；

其中所述控制电路经配置以经由所述多个数据缓冲器中的所选择者的所述数据传输器及所述数据接收器将从所述存储器单元阵列读出的存储器数据传输到所述垫。

11.根据权利要求10所述的设备，其中所述控制电路经配置以在测试操作模式中经由所述多个数据缓冲器中的所述所选择者的所述数据传输器及所述数据接收器将从所述存储器单元阵列读出的所述存储器数据传输到所述垫；

其中所述控制电路经配置以在读取操作模式中经由所述数据传输器传输从所述存储器单元阵列读出的存储器数据；且

其中所述控制电路经配置以在写入操作模式中经由所述数据接收器将存储器数据传输到所述存储器单元阵列。