[发明专利]具有TSV的存储器核心芯片

说明书

本申请涉及具有TSV的存储器核心芯片。本文中揭示一种设备，其包含：存储器单元阵列；多个TSV，其穿透半导体芯片；输出电路，其经配置以将数据输出到所述TSV；输入电路，其经配置以从所述TSV接收数据；垫，其经供应有来自外部的数据；及控制电路，其经配置以将所述数据写入到所述存储器单元阵列、从所述存储器单元阵列读取所述数据及经由所述输出电路及所述TSV将所述数据从所述存储器单元阵列传送到所述输入电路。

技术领域

本发明大体上涉及半导体芯片，且更明确来说，涉及具有TSV(穿硅通路)的存储器核心芯片。

背景技术

用于例如HBM(高带宽存储器)的存储器装置中的半导体芯片通常包含经设置以穿透半导体衬底的许多TSV(穿硅通路)。提供于每一半导体芯片上的TSV分别经由凸块及垫电极经连接到设置于另一半导体芯片上且定位在相同平面位置处的TSV，借此形成穿透多个半导体衬底的信号路径。在特定TSV处于不良传导状态或在两个TSV之间的连接点处存在不良连接的情况中，相关信号路径是有缺陷的且几乎无法使用。在此情况中，使用备用信号路径而非有缺陷的信号路径来使缺陷恢复正常。

仅在多个半导体芯片被堆叠之后才能发现TSV的不良传导或两个TSV之间的连接点处的不良连接。然而，即使在信号路径上发现了缺陷，也难以确定此缺陷是由TSV的缺陷还是由TSV之间的连接点的缺陷引起，或连接到TSV的输入/输出电路是否具有缺陷。因此，需要其中可在多个半导体芯片被堆叠之前测试连接到TSV的输入/输出电路的半导体装置。

发明内容

一方面，本发明涉及一种设备，其包括：存储器单元阵列；多个TSV，其穿透半导体芯片；输出电路，其经配置以将数据输出到所述TSV；输入电路，其经配置以从所述TSV接收数据；垫，其经供应有来自外部的数据；及控制电路，其经配置以将所述数据写入到所述存储器单元阵列、从所述存储器单元阵列读取所述数据及经由所述输出电路及所述TSV将所述数据从所述存储器单元阵列传送到所述输入电路。

另一方面，本发明涉及一种设备，其包括：接口芯片；及核心芯片，其堆叠于所述接口芯片之上，所述核心芯片包含存储器单元阵列、垫、控制电路、分别耦合到所述接口芯片的多个TSV及分别耦合到所述多个TSV的多个数据缓冲器，且所述数据缓冲器中的每一者包含数据接收器及数据传输器；其中所述控制电路经配置以经由所述多个数据缓冲器中的所选择者的所述数据传输器及所述数据接收器将从所述存储器单元阵列读出的存储器数据传输到所述垫。

另一方面，本发明涉及一种用于测试具有存储器单元阵列、多个TSV、并联连接于所述存储器单元阵列与所述TSV之间的输入及输出电路及测试垫的设备的方法，所述方法包括：将测试数据输入到所述测试垫；将所述测试数据写入到所述存储器单元阵列；从所述存储器单元阵列读取所述测试数据；及经由所述输出电路及所述TSV将所述测试数据从所述存储器单元阵列传送到所述输入电路。

附图说明

图1是展示根据本发明的存储器核心芯片的平面图的示意性平面图。

图2是展示根据本发明的8个存储器核心芯片在其上彼此上下堆叠的HBM的配置的示意图。

图3是展示被指派到存储器核心芯片中的每一者的通道、切片地址及群组的表。

图4是用于解释包含多个TSV的信号路径的配置的示意图。

图5是用于解释其中失效信息被加载到芯片中的每一者的多米诺开关电路中的状态的示意图。

图6A是用于解释其中未执行由多米诺开关电路进行的替换的状态中的连接关系的示意图。

图6B是用于解释其中执行了由多米诺开关电路进行的替换的状态中的连接关系的示意图。

图7A及7B是用于解释TSV区中的TSV指派的示意图。

图8是展示布置于TSV区的区域中的TSV的布局的示意性平面图。