[发明专利]半导体器件及其制造方法

说明书

半导体器件包括第一区域、第二区域、第三区域和第四区域。第一区域包括N阱的第一部分和形成在N阱的第一部分上方的多个P型晶体管。第一区域在第一方向上延伸。第二区域包括P阱的第一部分和形成在P阱的第一部分上方的多个N型晶体管。第二区域在第一方向上延伸。第三区域包括P阱的第二部分。第四区域包括N阱的第二部分。第一区域和第二区域设置在第三区域和第四区域之间。本发明的实施例涉及半导体器件的制造方法。

技术领域

本发明的实施例涉及半导体器件及其制造方法。

背景技术

半导体集成电路(IC)行业经历了快速的增长。IC设计和材料的技术进步已经产生了多代IC，其中每一代都具有比前些代更小和更复杂的电路。在IC发展的过程中，功能密度(即，每个芯片面积的互连器件的数量)通常增加，而几何尺寸(即，可以使用制造工艺产生的最小组件(或线))减小。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供收益。

然而，这种按比例缩小也增加了处理和制造IC的复杂性，这可能会引起在之前的技术节点中不会成为问题的问题。例如，按比例缩小工艺还按比例缩小P阱和N阱拾取区域的尺寸。P阱和N阱拾取区域的较小尺寸可能导致注入孔效应和/或阱间注入剂量补偿，这可能引起诸如闩锁的问题。结果，可能降低器件性能，和/或可能发生器件故障。

因此，尽管现有的半导体器件对于它们的预期目的通常已经足够，但是它们不是在每个方面都已完全令人满意。

发明内容

本发明的实施例提供了一种半导体器件，包括：第一区域，所述第一区域包括N阱的第一部分和形成在所述N阱的第一部分上方的多个P型晶体管，其中，所述第一区域在第一方向上延伸；第二区域，所述第二区域包括P阱的第一部分和形成在所述P阱的第一部分上方的多个N型晶体管，其中，所述第二区域在所述第一方向上延伸并且与所述第一区域共享第一边界，并且其中，所述第一边界在所述第一方向上延伸；第三区域，所述第三区域包括所述P阱的第二部分，其中，所述第三区域与所述第一区域和所述第二区域共享第二边界，并且其中，所述第二边界在与所述第一方向不同的第二方向上延伸；以及第四区域，所述第四区域包括所述N阱的第二部分，其中，所述第四区域与所述第一区域和所述第二区域共享第三边界，其中，所述第三边界在所述第二方向上延伸，并且其中，所述第一区域和所述第二区域设置在所述第三区域和所述第四区域之间。

本发明的另一实施例提供了一种半导体器件，包括：多个第一区域，所述多个第一区域的每个在第一方向上延伸，其中，第一区域包括P型晶体管；多个第二区域，所述多个第二区域的每个在所述第一方向上延伸，其中，第二区域包括N型晶体管，并且其中，所述第一区域和所述第二区域在垂直于所述第一方向的第二方向上彼此交错；连续的P阱拾取区域，设置在所述第一区域和所述第二区域的第一侧；以及连续的N阱拾取区域，设置在所述第一区域和所述第二区域的第二侧。

本发明的又一实施例提供了一种制造半导体器件的方法，包括：接收集成电路(IC)布局设计，所述集成电路布局设计包括多个N型场效应晶体管区域、多个P型场效应晶体管区域、多个N阱拾取区域和多个P阱拾取区域，其中，根据接收的集成电路布局设计：所述N型场效应晶体管区域和所述P型场效应晶体管区域的每个在第一方向上延伸，所述N型场效应晶体管区域在与所述第一方向不同的第二方向上与所述P型场效应晶体管区域交错，所述N阱拾取区域分别与所述P型场效应晶体管区域对准，所述P阱拾取区域分别与所述N型场效应晶体管区域对准，并且所述N阱拾取区域在所述第二方向上与所述P阱拾取区域交错；以及修改所述接收的集成电路布局设计以至少部分地通过以下方式来生成修改的集成电路布局设计：用连续的P阱拾取区域替换所述N阱拾取区域的第一子集和所述P阱拾取区域的第一子集；和用连续的N阱拾取区域替换所述N阱拾取区域的第二子集和所述P阱拾取区域的第二子集。

附图说明