[发明专利]抗攻击和自检特性的基于复合型PUF的密钥生成系统及方法

权利要求书

1.一种抗攻击和自检特性的基于复合型PUF的密钥生成系统，其特征在于，包括第一级PUF电路模块、激励发生模块、第二级PUF电路模块以及结果输出模块，其中：

所述第一级PUF电路模块包括并行设置的N个PicoPUF电路，所述PicoPUF电路用于接收原始激励并产生N比特的输出响应，并将响应寄存在寄存器组中；

所述激励发生模块包括m序列发生器，所述m序列发生器用于接收第一级PUF电路模块输出响应作为复位信号，复位完成后根据配置的本原多项式产生伪随机输出；

所述第二级PUF电路模块包括两个基于D触发器的仲裁器型PUF电路，所述基于D触发器的仲裁器PUF的电路中设置有自检电路；所述两个基于D触发器的仲裁器型PUF电路接收来自m序列发生器的伪随机输出作为输入激励，分别独自产生响应和可靠标志；

所述结果输出模块包括两个选择器，利用来自m序列发生器的末位信号作为选择控制信号对第二级PUF电路模块输出结果的响应和可靠标志进行选择输出。

2.根据权利要求1所述的抗攻击和自检特性的基于复合型PUF的密钥生成系统，其特征在于，所述第一级PUF电路模块中的PicoPUF电路包括D触发器①、D触发器②、SR锁存器③、数据选择器④，其中：

D触发器①②在接收到复位信号clear时，Q端口复位为0；然后，D触发器①②在start信号的作用下发生翻转，与之相连的SR锁存器③会区分出这两个触发器翻转信号到达的先后顺序，从而稳定地输出0或1；通过原始激励的在数据选择器④的选择作用下，可以对SR锁存器④上下两端的信号进行选择输出。

3.根据权利要求1所述的抗攻击和自检特性的基于复合型PUF的密钥生成系统，其特征在于，所述激励发生模块中的m序列发生器包括由线性反馈移位寄存器构成的电路结构，所述电路结构包括N个D触发器构成的线性反馈移位寄存器以及N个反馈系数g配置寄存器；其中，第i个D触发器的Q端口输出和第i个g进行异或后作为第i+1个D触发器D端口的输入，i＝1…N。

4.根据权利要求1所述的抗攻击和自检特性的基于复合型PUF的密钥生成系统，其特征在于，所述第二级PUF电路模块中，基于D触发器的仲裁器型PUF电路中的自检电路包括延时模块和自检模块，延时模块包括数据选择器①②③和延迟单元⑨，自检模块包括1-2数据分配器④⑤、数据选择器⑥、寄存器⑦⑧；

对于延时模块，来自路径1的延时数据分别连接到数据选择器①②的1端口，来自路径2的延时数据分别连接到数据选择器①③的0端口和1端口；数据选择器①的输出经过延迟单元⑨后分别连接到数据选择器②③的0端口；

对于自检模块，仲裁器D触发器的输出响应经1-2数据分配器④后1输出端和0输出端分别连接到寄存器⑦和1-2数据分配器⑤的输入端；1-2数据分配器⑤的1输出端连接到数据选择器⑥的1端口，0输出端和寄存器⑧的输出同或后连接到数据选择器⑥的0端口；数据选择器⑥的输出端连接到寄存器⑧的输入端口。