[发明专利]抗攻击和自检特性的基于复合型PUF的密钥生成系统及方法

说明书

本发明公开了一种抗攻击和自检特性的基于复合型PUF的密钥生成系统，包括第一级PUF电路模块、激励发生模块、第二级PUF电路模块以及结果输出模块，其中：第一级PUF电路模块接收原始激励并产生N比特的输出响应，并将响应寄存在寄存器组中；激励发生模块接收第一级PUF电路模块输出响应作为复位信号，复位完成后根据配置的本原多项式产生伪随机输出；第二级PUF电路模块包括带有自检电路的两个基于D触发器的仲裁器型PUF电路，第二级PUF电路模块接收来自m序列发生器的伪随机输出作为输入激励，分别独自产生响应和可靠标志；结果输出模块利用来自m序列发生器的末位信号作为选择控制信号对第二级PUF电路模块输出结果的响应和可靠标志进行选择输出。

技术领域

本发明涉及通信技术领域，具体涉及一种抗攻击和自检特性的基于复合型PUF的密钥生成方法。

背景技术

近些年随着物联网和智能终端的快速发展，信息安全的问题逐渐得到越来越多用户的关注。一般涉及到信息安全问题都离不开密码学中的加解密算法，对于大多数加密应用而言，一个必不可少的前提是可以安全地生成、存储和检索密钥。无论是基于软件实现还是基于软件实现的加密运算系统，密钥都是整个加密运算系统的核心。一般的具有加密功能的嵌入式设备中，密钥都是存储在非易失性的存储器中，很容易遭受到侵入式攻击或半侵入式攻击等手段的威胁，造成密钥的泄露、被篡改等安全问题的发生。

物理不可克隆函数PUF是一种依赖于芯片自身物理特性的硬件函数实现电路，具有不可克隆性和不可预测性，可以用于密钥生成。不过随着PUF的概念的提出，针对PUF的攻击手段也一直层出不穷，例如测信道攻击和机器学习建模攻击，不少攻击技术已经证明可以破解PUF结构。为了提高单一PUF结构抗攻击的性能，在本方案中使用PicoPUF和基于D触发器的仲裁器型PUF构成两级复合型PUF作为密钥的生成结构。同时，为了使得激励的产生也具备随机性，进一步提高安全性，使用易于实现的m序列发生器代替状态机控制激励的产生。

虽然使用PUF来产生密钥具有不用保存、容易获得、由工艺偏差决定、激励响应对独特且不可预测等优点，但由于其电路本身结构较为特殊，其输出就不可避免的会被芯片周围工况(电压、温度等)改变所影响，所以PUF电路的输出是包含噪声的。在传统密码学中，基于对密码算法安全性的考虑，必须保证其算法的密钥是可靠、稳定、且随机的，因此PUF电路的输出是无法达到直接作为密钥的要求的。现有的解决方案通常是通过引入输出纠错技术，但会产生新的问题：纠错技术会带来巨大的执行开销和资源占用，对软硬件资源有限的中小型嵌入式设备不适用。

发明内容

本发明提出了一种抗攻击和自检特性的基于复合型PUF的密钥生成方法，为了兼顾PUF输出的可靠性以及减少资源的使用，在本方案中通过引入自检的机制判断当前PUF的输出是否可靠，若是不可靠则放弃使用当前响应输出作为加密算法的密钥。

为了实现上述任务，本发明采用以下技术方案：

一种抗攻击和自检特性的基于复合型PUF的密钥生成系统，包括第一级PUF电路模块、激励发生模块、第二级PUF电路模块以及结果输出模块，其中：

所述第一级PUF电路模块包括并行设置的N个PicoPUF电路，所述PicoPUF电路用于接收原始激励并产生N比特的输出响应，并将响应寄存在寄存器组中；

所述激励发生模块包括m序列发生器，所述m序列发生器用于接收第一级PUF电路模块输出响应作为复位信号，复位完成后根据配置的本原多项式产生伪随机输出；

所述第二级PUF电路模块包括两个基于D触发器的仲裁器型PUF电路，所述基于D触发器的仲裁器PUF的电路中设置有自检电路；所述两个基于D触发器的仲裁器型PUF电路接收来自m序列发生器的伪随机输出作为输入激励，分别独自产生响应和可靠标志；

所述结果输出模块包括两个选择器，利用来自m序列发生器的末位信号作为选择控制信号对第二级PUF电路模块输出结果的响应和可靠标志进行选择输出。