[发明专利]多层配线基板、多层配线基板制造方法及探针卡

说明书

本发明涉及一种具有优异的接合强度的多层配线基板、多层配线基板制造方法及探针卡。在本发明中，可适于将低电阻金属物质作为配线部而设置到窄间距的贯通孔。因此，在利用探针卡进行检查的过程中，可提高电信号的传输速度。其结果，可获得提高探针卡的可靠性的效果。

技术领域

本发明涉及一种具有优异的接合强度的多层配线基板、多层配线基板的制造方法及探针卡。

背景技术

最近，随着半导体元件微小化，半导体元件的电极呈现出微细化及窄间距化的趋势，而且还要求探针卡的探针变细。为了补偿这种窄间距的探针与印刷电路板(PrintedCircuit Board，PCB)基板间的间距差异，探针卡可在探针与PCB基板之间设置配线基板。为了设置用以将探针与PCB基板电连接的通孔导体，在配线基板上形成贯通孔。随着探针窄间距化，也要求这种配线基板的贯通孔窄间距化。

以往的配线基板主要包含机械强度较高的氧化铝烧结体或富铝红柱石烧结体。为了在如上所述的材质的配线基板上形成贯通孔而利用激光或钻来进行机械加工。

然而，机械加工方法需考虑机械误差来加工贯通孔，因此在实现贯通孔的窄间距化方面存在极限。

包含氧化铝烧结体或富铝红柱石烧结体的以往的配线基板是通过1200℃以上的高温煅烧制程而形成。因此，作为设置到配线基板的通孔导体，要求其为具有高熔点的物质(例如，钼(Mo)、钨(W))。其原因在于：在通孔导体包含具有低熔点的物质的情况下，在比高温煅烧制程的温度低的温度下熔解而无法煅烧。

然而，包含具有高熔点的物质的通孔导体存在如下问题：因高电阻特性而配线电阻增大，从而在探针卡执行功能时，导致信号延迟。

以往，为了解决如上所述的包含氧化铝烧结体或富铝红柱石烧结体的配线基板的缺点，还开发有积层多个包含阳极氧化膜材质的配线基板而利用各向异性导电膜(Anistropy Conductive Film，ACF)来接合的技术。各向异性导电膜1000呈如下状态：包含导电性物质的核心C’由绝缘膜被覆的多个粒子。在这种各向异性导电膜1000中，仅施加有压力或热的部分的绝缘膜破损，从而可通过核心C’将不同的层的垂直配线部2及水平配线部3电连接。

图1是概略性地表示通过各向异性导电膜1000接合的以往的阳极氧化膜材质的配线基板P的图。

如图1的(a)所示，阳极氧化膜材质的配线基板P可具备垂直配线部2、及以与垂直配线部2连接的方式设置的水平配线部3。可在这种配线基板P的上部设置各向异性导电膜1000。各向异性导电膜1000能够以如下方式设置：接合到配线基板P的上部，并且接合到水平配线部3的上表面。换句话说，各向异性导电膜1000可呈如下构造：由水平配线部3的上表面支撑，并接合到配线基板P的上部。

将设置在多个配线基板P之间的各向异性导电膜1000热压接，从而可使多个配线基板P彼此接合。然而，在水平配线部3的上部设置各向异性导电膜1000而接合配线基板P的情况下，在对各向异性导电膜1000进行热压接时，会在各向异性导电膜1000与水平配线部3之间产生间隙G。这种间隙G可减弱多个配线基板P间的接合强度。

具体而言，如图1的(a)所示，在水平配线部3的上部设置各向异性导电膜1000，因此会在水平配线部3与各向异性导电膜1000之间存在段差。在此情况下，可通过加压力将热压接的各向异性导电膜1000压入到段差之间。

如图1的(b)所示，在各向异性导电膜1000因加压力而压入到段差之间的情况下，会在各向异性导电膜1000与水平配线部3之间产生特定的间隙G。通过各向异性导电膜1000接合的多个配线基板P的接合力因存在于各向异性导电膜1000与水平配线部3之间的间隙G而减弱。

换句话说，在水平配线部3的上部设置各向异性导电膜1000的构造在配线基板P间存在未接合的间隙G，因此会产生接合强度下降的问题。

[现有技术文献]