[发明专利]数字阵列时延测量方法

权利要求书

1.一种数字阵列时延测量方法，其特征在于：时钟同步系统以子阵群及子阵进行划分，采用多级分发的方式，将时钟源产生的参考时钟送入时频系统，时频系统根据功能需求产生多路采样时钟和同步信号（SYNC），分别分发到数字阵列系统不同子阵的延时测量模块，子阵间同步触发时刻通过延时测量模块进行相位关系检测，得到各个通道输出信号；同步时钟系统包含时钟信号分发模块、同步信号分发模块和延时测量模块；时钟信号分发模块将时钟CLK进行1分多的多路分发，同步信号分发模块将同步信号SYNC进行多路分发，延时测量模块将位于时延测量点的参考信号和每个子阵采集激励通道的两级时钟进行分发采样，把产生的同步信号同时送入数字阵列系统中子阵内的现场可编程门阵列FPGA，在FPGA里对多个通道间的相对时延进行测量；实时比较两路信号上升沿的相位差异，在这个过程中不断调整同步信号延时，若FPGA实时检测到数字阵列各阵元传输时延的相位值发生变化则记录当前延时值，将参考信号与不同延迟时间的线性调频信号LFM做差频处理，差频后运行时延算法，将测得的频域位置与延迟时间有关的单频信号进行时延运算，得到待测通道与参考通道间的相对时延值，计算出延迟时间。

2.如权利要求1所述的数字阵列时延测量方法，其特征在于：在不断调整同步信号SYNC延时中，FPGA检测到同步信号SYNC延时，延时一个节拍，判断延时节拍是否发生跳变，是则记录跳变点1，否则返回继续判断，往下记录跳变点2，把两次变化的延时值中间值视为最佳延时采样点；不断记录每个跳变点当前延时值，调整同步信号SYNC延时，当满足带宽和时宽要求时，将待测通道与参考通道时延差Ar的时域测量转换为对频域相应位置的测量，测得单频信号的频域位置，运行时延算法，计算出延迟时间，得到待测通道与参考通道间的相对时延值。

3.如权利要求1所述的数字阵列时延测量方法，其特征在于：时频系统产生的多路采样时钟和同步信号要分别分发到每个子阵进行处理，子阵内将时频系统波分复用的光信号转成电采样钟时钟CLK和同步信号SYNC；时钟同步系统将子阵间同步为第一级同步点，在子阵内通过两级时钟分发送给ADC和DAC作为同步采样时钟。

4.如权利要求3所述的数字阵列时延测量方法，其特征在于：时钟信号时钟CLK通过时钟信号分发模块生成第二级同步点并送入第二级时钟分配器作为第三级同步点，时钟信号分发模块将第三级同步点时钟信号时钟CLK分发到每个第二级时钟分配器，生成模数转换器ADC1～ADC8和数模转换器DAC1～DAC4所需要的时钟CLK信号。

5.如权利要求3所述的数字阵列时延测量方法，其特征在于：光电转换模块输出的同步信号通过延时测量模块调整同步信号的延时，送入同步信号分发模块在最佳建立保持时间点完成同步信号触发，将同步信号分发模块输出的同步信号SYNC分发到每个二级时钟分配器，生成ADC1～ADC8,DAC1～DAC4所需要的同步信号SYSREF。

6.如权利要求5所述的数字阵列时延测量方法，其特征在于：整个时钟同步系统子阵间同步为第一级同步点，同步信号分发模块处为第二级同步点，第二级时钟分配器处为第三级同步点；第一级同点处通过严格控制光纤长度将时钟和同步信号的抖动误差严格控制在100pS内；第二级同步点和第三级同步点通过延时测量模块调整同步信号的延时，使时钟CLK能够在最佳建立保持时间点完成同步信号触发，使时钟同步系统能够稳定可靠适应-40℃～+70℃温度变化范围。